CN100502051C - 薄膜晶体管阵列及其修补方法 - Google Patents

Abstract

一种薄膜晶体管阵列，包括基板、多个薄膜晶体管以及多个像素电极。这些薄膜晶体管是分别设置于基板上的像素区域内，且每一个薄膜晶体管包括栅极、半导体层、源极与漏极。栅极设置于基板上，并具有控制部、连接部以及电容补偿部，且连接部是连接于控制部与电容补偿部之间。漏极的一端与栅极的控制部间具有第一重叠区域而诱发第一寄生电容，漏极的另一端与栅极的电容补偿部间则是具有第二重叠区域而诱发第二寄生电容。在各个像素区域内，第一寄生电容与第二寄生电容之和为定值。

Description

薄膜晶体管阵列及其修补方法

技术领域

本发明涉及一种薄膜晶体管(thin film transistor，TFT)，且特别涉及一种可提高液晶显示面板的亮度均匀性的薄膜晶体管阵列及其修补方法。

背景技术

多媒体社会的急速进步多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高显示质量、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin filmtransistor liquid crystal display，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器主要由薄膜晶体管阵列、彩色滤光片(color filter)和液晶层(liquid crystal layer)所构成。图1为公知的薄膜晶体管阵列的俯视示意图。请参照图1，薄膜晶体管阵列100主要是由以阵列排列的多个像素结构110所构成。其中，各个像素结构110均是由扫描配线(scan line)112、数据配线(date line)114、薄膜晶体管116以及与薄膜晶体管116对应设置的像素电极(pixel electrode)118所组成。

承上所述，薄膜晶体管116是用来作为像素结构110的开关元件，而扫描配线112与数据配线114则是用来提供其所选定的像素结构110适当的操作电压，以分别驱动各个像素结构110而显示影像。

图2为一种公知薄膜晶体管液晶显示器的单一像素的等效电路示意图。请参照图2，在公知薄膜晶体管液晶显示器的单一像素中，通常包含薄膜晶体管116、液晶电容C_LC以及储存电容(storagecapacitance)C_st。

请同时参照图1及图2，液晶电容C_LC是由薄膜晶体管阵列100上的像素电极118与彩色滤光片上的共用电极(common electrode)(图中未表示)耦合而成。储存电容C_st是位于薄膜晶体管阵列100上，且此储存电容C_st是与液晶电容C_LC并联。另外，薄膜晶体管116的栅极G、源极S以及漏极D分别与扫描配线112、数据配线114以及液晶电容C_LC中的像素电极118连接。而且，由于薄膜晶体管116的栅极G与漏极D之间有互相重叠的区域，因此在栅极G与漏极D之间会存有栅极-漏极寄生电容(parasitic capacitance)C_gd。

请再参照图1及图2，由于施加在液晶电容C_LC上的电压(也就是施加于像素电极118与共用电极上的电压)与液晶分子的光穿透率之间具有特定关系，因此只要依据所要显示的画面来控制施加在液晶电容C_LC上的电压，即可使显示器显示预定的画面。其中，当薄膜晶体管116关闭时，液晶电容C_LC上的电压是保持一定值(也就是处于holding状态)，但由于栅极-漏极寄生电容C_gd的存在，液晶电容C_LC上所保持的电压将会随着数据配线114上的信号变化而有所改变(也就是所谓的耦合效应)，因而使得液晶电容C_LC上所保持的电压偏离原先设定值。此电压变动量称为馈通电压(feed-through voltage)ΔVp，其可表示为：

${\mathrm{\ΔV}}_p=\frac{C_{\mathrm{gd}}}{C_{\mathrm{gd}}+C_{\mathrm{st}}+C_{\mathrm{LC}}}{\mathrm{\ΔV}}_g......\left(1\right)$

其中ΔVg为施加于扫描配线112上的脉冲电压的振福。

在目前的薄膜晶体管阵列工艺中，大多是以步进式曝光机的拼接式光刻掩膜来进行薄膜晶体管阵列的曝光工艺，因此在曝光过程中，机台移动时的位移偏差量将导致各个曝光区域(shot)中所形成的图案的位置有所差异。特别是当各个曝光区域之间，薄膜晶体管116的栅极G与漏极D(见图1)的重叠面积不同时，将使得各个曝光区域中的栅极-漏极寄生电容C_gd不同，造成各个曝光区域中的馈通电压ΔVp不相同，进而在显示过程中产生显示亮度不均匀的问题。

发明内容

本发明之一目的是提供一种薄膜晶体管阵列，以解决曝光工艺误差导致各像素的馈通电压不一致的问题。

本发明之另一目的是提供一种薄膜晶体管阵列的修补方法，以于显示器产生亮点时，对显示器的薄膜晶体管阵列进行修补，进而消除亮点。

为达上述或是其它目的，本发明提出一种薄膜晶体管阵列，包括基板、多个薄膜晶体管以及多个像素电极。其中，基板上具有多个扫描配线及多个数据配线，该多个扫描配线分别与该多个数据配线相互交叉从而形成多个像素区域，而这些薄膜晶体管则是分别设置于像素区域内，且各该薄膜晶体管分别连接与其相邻的一扫描配线以及一数据配线。每一个薄膜晶体管包括栅极、半导体层、源极与漏极。其中，栅极设置于基板上，并具有控制部、连接部以及电容补偿部，且连接部是连接于控制部与电容补偿部之间，该栅极的控制部及电容补偿部分别平行于与该薄膜晶体管相连接的扫描配线，且该栅极的电容补偿部与该薄膜晶体管相连接的数据配线具有重叠区域。半导体层是设置于栅极上方，源极与漏极则是分别设置于部分半导体层上，而源极与漏极之间的半导体层内形成有沟道。此外，漏极的一端与栅极的控制部间具有第一重叠区域而诱发第一寄生电容，漏极的另一端与栅极的电容补偿部间则是具有第二重叠区域而诱发第二寄生电容。而且，第一寄生电容与第二寄生电容的和恒为定值。另外，这些像素电极也是分别设置于像素区域内，并且电连接至对应的薄膜晶体管。其中，在各个像素区域内，第一寄生电容与第二寄生电容之和为定值。

在本发明之一实施例中，上述各个薄膜晶体管的第一重叠区域与第二重叠区域的面积和为定值。

在本发明之一实施例中，上述栅极的控制部与电容补偿部分别为条状。而且，此条状控制部例如是与条状的电容补偿部相互平行。

在本发明之一实施例中，上述源极还具有延伸部，且此延伸部是与部分的电容补偿部重叠。

在本发明之一实施例中，上述沟道例如是位于该栅极上方且该沟道是从栅极的控制部朝向栅极的连接部弯折延伸。

在本发明之一实施例中，上述半导体层例如是位于栅极的控制部与电容补偿部上。

本发明还提出一种薄膜晶体管阵列的修补方法，其适于对上述薄膜晶体管阵列进行修补。此修补方法是在上述薄膜晶体管阵列发生静电破坏时，先切断栅极的连接部，以使电容补偿部与控制部电绝缘。然后，熔接电容补偿部与漏极间的第二重叠区域以及该电容补偿部与该薄膜晶体管相连接的数据配线间的重叠区域。

在本发明之一实施例中，上述栅极的连接部例如是以激光切割的方法切断。

在本发明之一实施例中，上述电容补偿部与漏极间的第二重叠区域以及该电容补偿部与该薄膜晶体管相连接的数据配线间的重叠区域方法进行熔接。

本发明采用具有特殊设计的栅极的薄膜晶体管，因此可解决公知显示面板因薄膜晶体管阵列曝光工艺误差所导致显示质量不佳的问题。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为公知薄膜晶体管阵列的俯视示意图。

图2为一种公知薄膜晶体管液晶显示器的单一像素的等效电路示意图。

图3为本发明的第一实施例中薄膜晶体管阵列的局部俯视图。

图4为图3的薄膜晶体管阵列沿I-I’线的剖面示意图。

图5为图3的薄膜晶体管阵列发生静电破坏时的修补示意图。

图6为本发明的第二实施例中薄膜晶体管阵列的局部俯视示意图。

主要元件标记说明

100、300、600：薄膜晶体管阵列

110：像素结构

112、304：扫描配线

114、306：数据配线

116、310、610：薄膜晶体管

118、320：像素电极

302：基板

312、G：栅极

312a：栅极的控制部

312b：栅极的连接部

312c：栅极的电容补偿部

313：栅绝缘层

314：半导体层

314a、614a：沟道

316、616、S：源极

316a、318a：欧姆接触层

316b、318b：导体层

318、618、D：漏极

A₁：第一重叠区域

A₂：第二重叠区域

C_st：储存电容

C_gd、C_gd1、C_gd2：寄生电容

C_LC：液晶电容

L：切割线

具体实施方式

图3为本发明的第一实施例中薄膜晶体管阵列的局部俯视图。图4则为图3的薄膜晶体管阵列沿I-I’线的剖面示意图。请参照图3，薄膜晶体管阵列300主要是由基板302、多个薄膜晶体管310以及多个像素电极320所构成。其中，基板302上是设置有扫描配线304与数据配线306，且扫描配线304及数据配线306是在基板302上区分出多个像素区域308，而这些薄膜晶体管310与像素电极320即是分别设置在各个像素区域308内。以下将详细说明薄膜晶体管310的结构。

请同时参照图3及图4，薄膜晶体管310主要是由栅极312、半导体层314、源极316以及漏极318所构成。其中，栅极312是设置于基板302上，并电连接至扫描配线304。特别的是，栅极312具有控制部312a、连接部312b与电容补偿部312c，其中连接部312b是连接于控制部312a与电容补偿部312c之间。而且，在本实施例中，栅极312的控制部312a与电容补偿部312c例如是呈条状，且控制部312a与电容补偿部312c例如是相互平行。

在此，由于栅极312与扫描配线304是在同一道工艺中完成，因此可直接以扫描配线304的一部分作为栅极312的控制部312a。当然，所属技术领域的技术人员应该知道，栅极312的控制部312a也可以是额外从扫描配线304延伸出的结构，本发明并不将栅极312的控制部312a限定为其是由扫描配线304的一部分所构成。

承上所述，半导体层314则是设置于栅极312上方。在本实施例中，半导体层314例如是设置于栅极312的控制部312a与电容补偿部312c的上方。当然，所属技术领域的技术人员应该知道，栅极312与半导体层314之间还有一层栅绝缘层313。源极316与漏极318分别设置于部分的半导体层314上，且源极316是电连接至数据配线306，漏极是电连接至像素电极320，而源极316与漏极318之间的半导体层314即是作为薄膜晶体管310的沟道314a。

值得一提的是，薄膜晶体管310的源极316例如是具有重叠于部分电容补偿部312c上的延伸部。而且，在薄膜晶体管阵列300中，源极316的延伸部例如是由数据配线306的一部分所构成。换言之，在本实施例中，数据配线306是重叠于部分电容补偿部312c上。

值得注意的是，漏极318的一端与栅极312的控制部312a之间具有第一重叠区域A₁，因而在漏极318与控制部312a之间形成第一寄生电容C_gd1。漏极318的另一端则是与栅极312的电容补偿部312c之间具有第二重叠区域A₂，因而在漏极318与电容补偿部312c之间形成第二寄生电容C_gd2。而且，第一寄生电容C_gd1与第二寄生电容C_gd2的和恒为定值。换言之，在薄膜晶体管阵列300的各个像素区域308内，第一寄生电容C_gd1与第二寄生电容C_gd2的和为定值。

一般来说，漏极318与栅极312的电容补偿部312c之间的膜厚应与漏极318与栅极312的控制部312a之间的膜厚相等。在这种情况下，第一寄生电容C_gd1与第二寄生电容C_gd2的大小分别取决于第一重叠区域A₁与第二重叠区域A₂的面积大小。为使所属技术领域的技术人员更加了解本发明，下文将进一步说明上述薄膜晶体管阵列300何以能够将各个像素区域308的寄生电容维持为定值。

请再次参照图3，在形成漏极318与源极316的曝光工艺中，当光刻掩膜在对准精度上产生误差，因而使漏极318在数据配线306的延伸方向上产生位移，并导致第一重叠区域A₁的面积小于默认值时，第二重叠区域A₂的面积则会大于默认值。而且，第二重叠区域A₂所增加的面积应与第一重叠区域A₁所减少的面积相等。

同样地，当光刻掩膜在对准精度上产生误差而使第一重叠区域A₁大于默认值时，则第二重叠区域A₂会小于默认值。换言之，即使各个像素区域308内因工艺误差而具有不同面积的第一重叠区域A₁及第二重叠区域A₂，但在各像素区域308内，第一重叠区域A₁与第二重叠区域A₂的面积和恒为定值。如此一来，各像素区域308内的第一寄生电容C_gd1与第二寄生电容C_gd2的和即恒为定值，使各个像素区域308内具有相同的馈通电压ΔVp。进而有效地改善薄膜晶体管阵列300所构成的显示面板的辉度均匀性。

图5为图3的薄膜晶体管阵列发生静电破坏时的修补示意图。请参照图5，当薄膜晶体管阵列300发生异常动作而导致显示器产生点不良的现象时，可沿切割线L切断栅极312的连接部312b，接着再熔接漏极318与电容补偿部312c以及数据配线306与电容补偿部312c的重叠处，以使施于像素电极320上的电压直接与数据配线306上的信号相连接，而达到修补的目的。其中，本实施例例如是以激光切割的方法切断连接部312b。且熔接漏极318与电容补偿部312c以及数据配线306与栅极312的重叠处的方法例如是激光熔接。

图6为本发明之第二实施例中薄膜晶体管阵列的局部俯视示意图。请参照图6，薄膜晶体管阵列600主要是由基板302、多个薄膜晶体管610以及多个像素电极320所构成，且薄膜晶体管阵列600大致上与第一实施例所述的薄膜晶体管阵列300相似，而图6中与图3相同的元件，即以与图3相同的标号示之。下文将针对薄膜晶体管阵列600相异于薄膜晶体管阵列300之处加以说明。

在本实施例中，薄膜晶体管610的源极616与漏极618间的沟道614a例如是由栅极312的控制部312a上方朝向栅极312的连接部312b上方弯折延伸。换言之，本实施例的沟道614a例如是呈类L型。因此，在类L型的沟道614a与传统直线型沟道具有相同之沟道宽度(channel width)的前提下，本实施例之漏极618可具有较短的长度，进而降低漏极618与栅极312之间的寄生电容。

值得一提的是，若在公知的薄膜晶体管阵列中设计本实施例所述之类L型沟道614a，由于沟道614a的一端是邻近栅极312的控制部312a的边缘，因此易受到显示器的背光源所发出的光线的照射，导致在沟道614a内产生光漏电流。然而，在本发明之薄膜晶体管阵列600中，虽然沟道614a的一端是邻近栅极312的控制部312a的边缘，但是与控制部312a连接的连接部312b可挡住背光源所发出的光线，以避免此光线照射到沟道614a，进而防止沟道614a内产生光漏电流。

综上所述，本发明具有下列特点：

1.在本发明的薄膜晶体管阵列中，由于第一寄生电容与第二寄生电容的和在每一像素区域内均相同，因此所有像素区域均具有相同的馈通电压。如此一来，即可使由本发明之薄膜晶体管阵列所构成的显示器维持良好的显示质量。

2.本发明之薄膜晶体管阵列可通过简单的修补过程，来解决单一像素发生显示失效的问题，进而达成修补亮点的功效。

3.本发明之类L型沟道可在不增加栅极-漏极寄生电容的前提下，增加沟道宽度，以提高薄膜晶体管的漏极电流。而且，本发明可通过栅极的连接部与电容补偿部来挡住显示器背光源所发出的光线，避免其照射到沟道，进而防止沟道内产生光漏电流。

4.本发明之薄膜晶体管仍可通过现有的五道光刻掩膜工艺来完成，无须额外增加工艺，因此并不需较公知高的制作成本。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (10)

1.一种薄膜晶体管阵列，其特征是包括：

基板，具有多个扫描配线及多个数据配线，该多个扫描配线分别与该多个数据配线相互交叉从而形成多个像素区域；

多个薄膜晶体管，分别设置于其所对应的上述这些像素区域中的一个内，且各该薄膜晶体管分别连接与其相邻的一扫描配线以及一数据配线，各该薄膜晶体管包括：

栅极，设置于该基板上，且该栅极具有控制部、连接部以及电容补偿部，其中该连接部是连接于该控制部与该电容补偿部之间，该栅极的控制部及电容补偿部分别平行于与该薄膜晶体管相连接的扫描配线，且该栅极的电容补偿部与该薄膜晶体管相连接的数据配线具有重叠区域；

半导体层，设置于该栅极上方；

源极，设置于部分的该半导体层上；

漏极，设置于部分的该半导体层上，而在该源极与该漏极之间的半导体层内形成沟道，且该漏极的一端与该栅极的该控制部间具有第一重叠区域而诱发第一寄生电容，该漏极的另一端与该栅极的该电容补偿部间具有第二重叠区域而诱发第二寄生电容，

其中在各该像素区域内，该第一寄生电容与该第二寄生电容的和为定值；以及

多个像素电极，分别设置于其所对应的该像素区域内，且上述这些像素电极分别电连接至对应的该薄膜晶体管。

2.根据权利要求1所述的薄膜晶体管阵列，其特征是在各该像素区域内，该第一重叠区域与该第二重叠区域的面积和为定值。

3.根据权利要求1所述的薄膜晶体管阵列，其特征是各该栅极的该控制部与该电容补偿部分别为条状。

4.根据权利要求3所述的薄膜晶体管阵列，其特征是各该栅极的该控制部与该电容补偿部相互平行。

5.根据权利要求1所述的薄膜晶体管阵列，其特征是在各该像素区域内，该源极还具有延伸部，且该延伸部与部分的该电容补偿部重叠。

6.根据权利要求1所述的薄膜晶体管阵列，其特征是在各该像素区域内，该沟道位于该栅极上方且该沟道从该栅极的该控制部朝向该栅极的该连接部弯折延伸。

7.根据权利要求1所述的薄膜晶体管阵列，其特征是该半导体层是位于该栅极的该控制部与该电容补偿部的上方。

8.一种薄膜晶体管阵列的修补方法，适于对权利要求1项所述的薄膜晶体管阵列进行修补，当上述薄膜晶体管阵列发生静电破坏时，该修补方法包括：

切断该栅极的该连接部，以使该栅极的该电容补偿部与该栅极的该控制部电绝缘；以及

熔接该电容补偿部与该漏极间的第二重叠区域以及该电容补偿部与该薄膜晶体管相连接的数据配线间的重叠区域。

9.根据权利要求8所述的薄膜晶体管阵列的修补方法，其特征是切断该栅极的该连接部的方法包括激光切割。

10.根据权利要求8所述的薄膜晶体管阵列的修补方法，其特征是熔接该电容补偿部与该漏极间的第二重叠区域以及该电容补偿部与该薄膜晶体管相连接的数据配线间的重叠区域的方法包括激光熔接。

Images