CN112993041B - 一种液晶显示面板、薄膜晶体管及其制作方法 - Google Patents
一种液晶显示面板、薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN112993041B CN112993041B CN202110149960.4A CN202110149960A CN112993041B CN 112993041 B CN112993041 B CN 112993041B CN 202110149960 A CN202110149960 A CN 202110149960A CN 112993041 B CN112993041 B CN 112993041B
- Authority
- CN
- China
- Prior art keywords
- thin film
- layer
- film transistor
- parasitic capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 96
- 230000003071 parasitic effect Effects 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000007599 discharging Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 94
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请适用于薄膜晶体管技术领域，提供了一种液晶显示面板、薄膜晶体管及其制作方法，其中，薄膜晶体管包括钝化层、漏极、源极、有源岛、栅绝缘层、栅极及N型半导体埋层，有源岛包括欧姆接触层和有源层；有源层用于作为所述薄膜晶体管开启时的沟道，N型半导体埋层形成于钝化层中位于有源岛的区域，以使栅极和沟道之间产生第一寄生电容，N型半导体埋层与沟道之间产生与第一寄生电容串联的第二寄生电容，第一寄生电容和第二寄生电容串联形成的等效电容的容量小于第一寄生电容的容量，可以提高薄膜晶体管的开关速度并降低对薄膜晶体管进行充放电时的功耗损失。
Description
技术领域
本申请属于薄膜晶体管(Thin Film Transistor，TFT)技术领域，尤其涉及一种液晶显示面板、薄膜晶体管及其制作方法。
背景技术
随着显示技术的不断发展，液晶显示(Liquid Crystal Display，LCD)面板、有机电激光显示(Organic Electroluminesence Display，OLED)面板、发光二极管(LightEmitting Diode，LED)面板、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)面板等各种类型的显示面板层出不穷，为人们的日常生产和生活带来了极大便利。液晶显示面板是目前应用较为广泛的一种显示面板，其通常采用薄膜晶体管对液晶像素进行驱动，薄膜晶体管本身的结构特性使得其栅极和沟道之间会产生寄生电容，寄生电容的存在会降低薄膜晶体管的开关速度，并且在对薄膜晶体管进行充放电时会造成一定的功耗损失。
发明内容
有鉴于此，本申请实施例提供一种液晶显示面板、薄膜晶体管及其制作方法，以解决薄膜晶体管本身的结构特性使得其栅极和沟道之间会产生寄生电容，寄生电容的存在会降低薄膜晶体管的开关速度，并且在对薄膜晶体管进行充放电时会造成一定的功耗损失的问题。
本申请实施例的第一方面提供了薄膜晶体管，包括钝化层、漏极、源极、有源岛、栅绝缘层、栅极及N型半导体埋层；
所述钝化层覆盖于所述漏极和所述源极，所述漏极和所述源极覆盖于所述有源岛，所述有源岛包括依次层叠设置并覆盖于所述栅绝缘层的欧姆接触层和有源层，所述栅绝缘层覆盖于所述栅极；
所述有源层用于作为所述薄膜晶体管开启时的沟道，所述N型半导体埋层形成于所述钝化层中位于所述有源岛的区域，以使所述栅极和所述沟道之间产生第一寄生电容，所述N型半导体埋层和所述沟道之间产生与所述第一寄生电容串联的第二寄生电容，所述第一寄生电容和所述第二寄生电容串联形成的等效电容的容量小于所述第一寄生电容的容量。
在一个实施例中，所述第一寄生电容连接在所述栅极和所述漏极之间，所述栅极用于接入开启电压；
所述N型半导体埋层用于通过导线接入关断电压，所述第二寄生电容形成在所述漏极和所述导线之间；
所述源极和所述漏极之间未导通时，所述开启电压为所述第一寄生电容和所述第二寄生电容充电。
在一个实施例中，所述开启电压等于所述栅极和所述漏极之间的电压差。
在一个实施例中，所述漏极还分别与存储电容和液晶电容连接，所述存储电容用于接入公共电压或下一个所述薄膜晶体管的栅极所接入的开启电压，所述液晶电容用于接入所述公共电压；
所述源极用于接入源极电压，所述源极和所述漏极之间导通时形成漏极电流，所述漏极电流所产生的漏极电压为所述第二寄生电容、所述存储电容及所述液晶电容充电。
在一个实施例中，所述钝化层为第一氮化硅层。
在一个实施例中，所述漏极和所述源极为第一金属层，所述栅极为第二金属层。
在一个实施例中，所述欧姆接触层为N型氢化非晶硅层，所述有源层为氢化非晶硅层。
在一个实施例中，所述栅绝缘层为第二氮化硅层。
本申请实施例的第二方面提供一种如本申请实施例的第一方面所述的薄膜晶体管的制作方法，包括：
在所述薄膜晶体管的钝化层中位于所述有源岛的区域形成N型半导体埋层；
从所述N型半导体埋层引出用于接入关断电压的导线。
本申请实施例的第三方面提供一种液晶显示面板，包括：
液晶像素；
源极驱动器；
栅极驱动器；以及
如本申请实施例的第一方面所述的薄膜晶体管，所述薄膜晶体管的漏极、源极和栅极分别与所述液晶像素的像素电极、所述源极驱动器和所述栅极驱动器连接，所述薄膜晶体管的N型半导体埋层用于通过导线与所述栅极驱动器连接。
本申请实施例的第一方面提供的薄膜晶体管，包括钝化层、漏极、源极、有源岛、栅绝缘层、栅极及N型半导体埋层，钝化层覆盖于漏极和源极，漏极和源极覆盖于有源岛，有源岛包括依次层叠设置并覆盖于栅绝缘层的欧姆接触层和有源层，栅绝缘层覆盖于栅极；有源层用于作为薄膜晶体管开启时的沟道，N型半导体埋层形成于钝化层中位于有源岛的区域，以使栅极和沟道之间产生第一寄生电容，N型半导体埋层和沟道之间产生与第一寄生电容串联的第二寄生电容，第一寄生电容和第二寄生电容串联形成的等效电容的容量小于第一寄生电容的容量，通过在钝化层中形成N型半导体埋层，使得在N型半导体埋层和沟道之间产生的寄生电容能够与栅极和沟道之间产生的寄生电容串联，从而降低薄膜晶体管的整体寄生电容的容量，从而提高薄膜晶体管的开关速度并降低对薄膜晶体管进行充放电时的功耗损失。
可以理解的是，上述第二方面和第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的薄膜晶体管的第一种结构示意图；
图2是本申请实施例提供的薄膜晶体管的第一种等效电路原理图；
图3是本申请实施例提供的薄膜晶体管的第二种结构示意图；
图4是本申请实施例提供的薄膜晶体管的第二种等效电路原理图；
图5是本申请实施例提供的薄膜晶体管的第三种结构示意图；
图6是本申请实施例提供的薄膜晶体管的第三种等效电路原理图；
图7是本申请实施例提供的液晶显示面板的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
如图1所示，本申请实施例提供一种薄膜晶体管100，其包括钝化层1、漏极2、源极3、有源岛、栅绝缘层6、栅极7，其中，钝化层1覆盖于漏极2和源极3，漏极2和源极3覆盖于有源岛，有源岛覆包括依次层叠设置并覆盖于栅绝缘层6的欧姆接触层4和有源层5，栅绝缘层6覆盖于栅极7。
在一个实施例中，钝化层为第一氮化硅层。
在应用中，钝化层(passivation，PVX)可以由任意电的不良导体材料构成，例如，氮化硅(SiNx)层、氧化硅(SiOx)层或氮化硅和氧化硅的组合。钝化层既用于作为具有一定强度的保护层，也具有绝缘作用。
在一个实施例中，漏极和源极为第一金属层，栅极为第二金属层。
在应用中，漏极和源极位于薄膜晶体管中的同一层面、由沟道隔开，漏极、源极及栅极可由任意电的良导体材料构成，例如，铝(Al)、铜(Au)、银(Ag)等。
在一个实施例中，欧姆接触层为N型氢化非晶硅层，有源层为氢化非晶硅层。
在应用中，有源层用于作为薄膜晶体管开启时的沟道，当栅极接入由栅极驱动器输出的正电压(开启电压)时，在栅极和有源层之间会形成电场，在这个电场的作用下，有源层形成沟道，使源极与漏极之间导通，薄膜晶体管开启，栅极所接入的正电压越大，导通电流越大；当栅极接入由栅极驱动器输出的负电压(关断电压)时，源极与漏极之间截止，薄膜晶体管关闭。其可以采用半导体材料构成，例如，氢化非晶硅(a-Si:H)层。欧姆接触层用于使源极、漏极和有源层之间形成良好的欧姆接触，其可以采用半导体材料构成，例如，N型氢化非晶硅(N+a-Si:H)层。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
在一个实施例中，栅绝缘层为第二氮化硅层。
在应用中，栅绝缘层(G-SiNx)可以由任意电的不良导体材料构成，例如，氮化硅(SiNx)层、氧化硅(SiOx)层或氮化硅和氧化硅的组合。栅绝缘层用于作为介质，具有绝缘作用。
如图2所示，示例性的示出了与图1所示的薄膜晶体管100对应的等效电路；其中，栅极21用于接入由栅极驱动器输出的栅极电压(Vg)，源极22用于接入由源极驱动器输出的源极电压(Vs)，漏极23用于输出漏极电压(Vd)，第一寄生电容24连接在栅极21和漏极23之间。
在应用中，图1所示的薄膜晶体管100的沟道和栅极7之间会产生第一寄生电容，该第一寄生电容的存在会降低薄膜晶体管的开关速度，并且在对薄膜晶体管进行充放电时会造成一定的功耗损失。
如图3所示，本申请实施例还提供一种薄膜晶体管200，其在图1所示的薄膜晶体管100的基础上还包括N型半导体埋层8；
N型半导体埋层8形成于钝化层1中位于有源岛的区域，以使N型半导体埋层8和沟道之间产生与第一寄生电容串联的第二寄生电容，第一寄生电容和第二寄生电容串联形成的等效电容的容量小于第一寄生电容的容量。
在应用中，N型半导体埋层可以采用任意半导体材料构成，例如，N型氢化非晶硅(N+a-Si:H)层。
如图4所示，示例性的示出了与图3所示的薄膜晶体管200对应的等效电路；其中，栅极41用于接入由栅极驱动器输出的开启电压(Vgh)，源极42用于接入由源极驱动器输出的源极电压(Vs)，漏极43用于输出漏极电压(Vd)，第一寄生电容44连接在栅极41和漏极43之间，第二寄生电容45的一端与漏极43连接、另一端用于接入由栅极驱动器输出的关断电压(Vgl)。
在应用中，通过在钝化层中位于有源岛的区域形成一个N型半导体埋层，使该N型半导体埋层与沟道之间产生第二寄生电容，该第二寄生电容与第一寄生电容形成串联结构，使得薄膜晶体管的整体等效寄生电容的容量小于第一寄生电容的容量，从而可以提高薄膜晶体管的开关速度并降低对薄膜晶体管进行充放电时的功耗损失。
如图4或5所示，第一寄生电容44形成在栅极41和漏极43之间，栅极43用于接入开启电压；
N型半导体埋层8用于通过导线9接入关断电压，第二寄生电容45形成在漏极43和导线9之间；
源极42和漏极43之间未导通时，开启电压为第一寄生电容44和第二寄生电容45充电。
在应用中，开启电压和关断电压均由栅极驱动器输出，开启电压用于驱动薄膜晶体管开启，关断电压用于驱动薄膜晶体管关断。第二寄生电容相当于是连接在漏极和导线之间，通过从N型半导体埋层引出用于接入关断电压的导线，使N型半导体埋层通过导线接入关断电压，即可等效实现第二寄生电容连接在漏极和导线之间，以接入关断电压。开启电压有低变高时，因为源极和漏极未导通，开启电压给第一寄生电容和第二寄生电容充电，由于第一寄生电容和第二寄生电容串联，使得图5所示的薄膜晶体管整体的寄生电容相对于图1所示的薄膜晶体管整体的寄生电容变小，从而使得开启电压由低变高的时间变短，进而使得开启电压充放电所需要的功耗也随之降低。
在应用中，导线可以由任意电的良导体材料构成，例如，铝线、铜线、银线等金属线。
在一个实施例中，开启电压等于栅极和漏极之间的电压差。
在应用中，薄膜晶体管的开启电压等于栅极电压和漏极电压之间的电压差，由于第二寄生电容接入的关断电压比漏极电压小，因此，图4中开启电压也能相对于图2中栅极电压相应减小，减小的电压值等于图4中的漏极电压与关断电压之差。
如图6所示，在一个实施例中，图4所示的薄膜晶体管200对应的等效电路中，漏极43还分别与存储电容46和液晶电容47连接，存储电容46和液晶电容47用于接入公共电压(Vcom)；
源极42用于接入源极电压(Vs)，源极42和漏极43之间导通时形成漏极电流，漏极电流产生的漏极电压(Vd)为第二寄生电容45、存储电容46及液晶电容47充电。
在应用中，存储电容(storage capacitor)是形成于薄膜晶体管的漏极的走线与公共电极的走线之间的平行板电容器，也可以是形成与薄膜晶体管的漏极走线与下一薄膜晶体管的栅极走线之间的平行板电容器，例如，图6所示的存储电容46即为形成于薄膜晶体管200的漏极D的走线与用于提供公共电压的公共电极的走线之间的平行板电容器。
在一个实施例中，存储电容用于接入公共电压的一端可以替换为用于接入下一个薄膜晶体管的栅极所接入的开启电压。
在应用中，液晶填充于上下两片玻璃基板之间，薄膜晶体管和像素电极设置于下玻璃基板，公共电极设置于上玻璃基板，液晶电容(capacitor of liquid crystal)是形成于像素电极的走线和公共电极的走线之间的平板电容，例如，图6所示的液晶电容Clc即为形成于像素电极的走线与用于提供公共电压Vcom的公共电极的走线之间的平行板电容器。
本申请实施例还提供一种用于制作图5所示的薄膜晶体管的制作方法，包括：
在薄膜晶体管的钝化层中，位于有源岛的区域形成N型半导体埋层；
从N型半导体埋层引出用于接入关断电压的导线。
在应用中，N型半导体埋层可以通过光刻和刻蚀工艺制作，导线可以通过焊接工艺焊接于N型半导体埋层。
如图7所示，本申请实施例还提供一种液晶显示面板，包括：
液晶像素300；
源极驱动器400；
栅极驱动器500；以及
薄膜晶体管200，薄膜晶体管200的漏极、源极和栅极分别与液晶像素300的像素电极、源极驱动器400及栅极驱动器500连接，薄膜晶体管200的N型半导体埋层8用于通过导线9与栅极驱动器500连接。
在应用中，液晶显示面板所包括的液晶像素、源极驱动器、栅极驱动器及薄膜晶体管的数量，以及栅极驱动器的驱动方式可以根据实际需要进行设置，图7所示的液晶显示面板的结构及所采用的双栅极驱动方式仅仅只是示例性的。
本申请实施例提供的液晶显示面板，通过采用在钝化层中形成有N型半导体埋层的薄膜晶体管来驱动液晶像素，能够提高对液晶像素的驱动速度，从而可以有效提高切换液晶显示面板的显示画面时的响应速度，提高显示效果，还能有效降低液晶显示面板的功耗。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (9)
1.一种薄膜晶体管，其特征在于，包括钝化层、漏极、源极、有源岛、栅绝缘层、栅极及N型半导体埋层；
所述钝化层覆盖于所述漏极和所述源极，所述漏极和所述源极覆盖于所述有源岛，所述有源岛包括依次层叠设置并覆盖于所述栅绝缘层的欧姆接触层和有源层，所述栅绝缘层覆盖于所述栅极；
所述有源层用于作为所述薄膜晶体管开启时的沟道，所述N型半导体埋层形成于所述钝化层中位于所述有源岛的区域，以使所述栅极和所述沟道之间产生第一寄生电容，所述N型半导体埋层和所述沟道之间产生与所述第一寄生电容串联的第二寄生电容，所述第一寄生电容和所述第二寄生电容串联形成的等效电容的容量小于所述第一寄生电容的容量；
所述第一寄生电容连接在所述栅极和所述漏极之间，所述栅极用于接入开启电压；
所述N型半导体埋层用于通过导线接入关断电压，所述第二寄生电容形成在所述漏极和所述导线之间；
所述源极和所述漏极之间未导通时，所述开启电压为所述第一寄生电容和所述第二寄生电容充电。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述开启电压等于所述栅极和所述漏极之间的电压差。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述漏极还分别与存储电容和液晶电容连接，所述存储电容用于接入公共电压或下一个所述薄膜晶体管的栅极所接入的开启电压，所述液晶电容用于接入所述公共电压；
所述源极用于接入源极电压，所述源极和所述漏极之间导通时形成漏极电流，所述漏极电流所产生的漏极电压为所述第二寄生电容、所述存储电容及所述液晶电容充电。
4.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述钝化层为第一氮化硅层。
5.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述漏极和所述源极为第一金属层，所述栅极为第二金属层。
6.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述欧姆接触层为N型氢化非晶硅层，所述有源层为氢化非晶硅层。
7.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述栅绝缘层为第二氮化硅层。
8.一种如权利要求1至7任一项所述的薄膜晶体管的制作方法，其特征在于，包括：
在所述薄膜晶体管的钝化层中位于所述有源岛的区域形成N型半导体埋层；
从所述N型半导体埋层引出用于接入关断电压的导线。
9.一种液晶显示面板，其特征在于，包括：
液晶像素；
源极驱动器；
栅极驱动器；以及
如权利要求1至7任一项所述的薄膜晶体管，所述薄膜晶体管的漏极、源极和栅极分别与所述液晶像素的像素电极、所述源极驱动器及所述栅极驱动器连接，所述薄膜晶体管的N型半导体埋层用于通过导线与所述栅极驱动器连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110149960.4A CN112993041B (zh) | 2021-02-03 | 2021-02-03 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
| PCT/CN2021/142745 WO2022166484A1 (zh) | 2021-02-03 | 2021-12-29 | 液晶显示面板、薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110149960.4A CN112993041B (zh) | 2021-02-03 | 2021-02-03 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112993041A CN112993041A (zh) | 2021-06-18 |
| CN112993041B true CN112993041B (zh) | 2023-03-24 |
Family
ID=76346506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110149960.4A Active CN112993041B (zh) | 2021-02-03 | 2021-02-03 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112993041B (zh) |
| WO (1) | WO2022166484A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993041B (zh) * | 2021-02-03 | 2023-03-24 | 重庆先进光电显示技术研究院 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
| CN116500774B (zh) * | 2022-01-19 | 2023-10-31 | 荣耀终端有限公司 | 电润湿基板、电润湿显示面板及电润湿显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176754A (ja) * | 1993-12-16 | 1995-07-14 | Casio Comput Co Ltd | 薄膜トランジスタ及びそれを用いた表示装置 |
| JP2004063717A (ja) * | 2001-07-27 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| KR20130071998A (ko) * | 2011-12-21 | 2013-07-01 | 엘지디스플레이 주식회사 | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759680B1 (en) * | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| JPH0730115A (ja) * | 1993-07-15 | 1995-01-31 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
| JP2001109014A (ja) * | 1999-10-05 | 2001-04-20 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| CN100502051C (zh) * | 2006-03-01 | 2009-06-17 | 中华映管股份有限公司 | 薄膜晶体管阵列及其修补方法 |
| US8629490B2 (en) * | 2006-03-31 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode |
| CN102053433B (zh) * | 2009-10-28 | 2013-03-20 | 无锡夏普电子元器件有限公司 | 液晶显示屏及其驱动方法 |
| KR20110056621A (ko) * | 2009-11-23 | 2011-05-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법 |
| JP5792745B2 (ja) * | 2011-10-28 | 2015-10-14 | 株式会社Ｊｏｌｅｄ | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
| US8842232B2 (en) * | 2012-03-19 | 2014-09-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor with parasitic capacitance compensation structure and liquid crystal display using same |
| US9773450B2 (en) * | 2012-10-17 | 2017-09-26 | Joled Inc. | EL display panel with gate driver circuits mounted on flexible board including terminal connection lines connecting connection parts and control terminals |
| CN102879967B (zh) * | 2012-10-22 | 2015-02-04 | 深圳市华星光电技术有限公司 | 液晶面板的驱动电路 |
| US9799686B2 (en) * | 2013-09-09 | 2017-10-24 | Ishiang Shih | Millimetre wave integrated circuits with thin film transistors |
| KR102280266B1 (ko) * | 2014-08-29 | 2021-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치 |
| KR102238726B1 (ko) * | 2014-11-11 | 2021-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20160086016A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN106527005B (zh) * | 2016-12-30 | 2020-03-27 | 惠科股份有限公司 | 像素结构的制造方法 |
| CN108163840B (zh) * | 2017-12-27 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 碳纳米管提纯方法、薄膜晶体管及制备方法 |
| KR101908383B1 (ko) * | 2018-04-25 | 2018-12-11 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| CN110190028A (zh) * | 2019-06-10 | 2019-08-30 | 北海惠科光电技术有限公司 | 薄膜晶体管阵列基板制备方法 |
| CN112993041B (zh) * | 2021-02-03 | 2023-03-24 | 重庆先进光电显示技术研究院 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
-
2021
- 2021-02-03 CN CN202110149960.4A patent/CN112993041B/zh active Active
- 2021-12-29 WO PCT/CN2021/142745 patent/WO2022166484A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176754A (ja) * | 1993-12-16 | 1995-07-14 | Casio Comput Co Ltd | 薄膜トランジスタ及びそれを用いた表示装置 |
| JP2004063717A (ja) * | 2001-07-27 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| KR20130071998A (ko) * | 2011-12-21 | 2013-07-01 | 엘지디스플레이 주식회사 | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112993041A (zh) | 2021-06-18 |
| WO2022166484A1 (zh) | 2022-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300915B (zh) | 一种阵列基板、显示面板和显示装置 | |
| KR100437825B1 (ko) | 액정표시장치용 어레이기판 | |
| US6958252B2 (en) | Flat panel display device and method of manufacturing the same | |
| CN113257840A (zh) | 显示设备 | |
| CN112993041B (zh) | 一种液晶显示面板、薄膜晶体管及其制作方法 | |
| KR20170078075A (ko) | 유기 발광 다이오드 표시 장치 | |
| US20130146931A1 (en) | Pixel structure and manufacturing method of the same | |
| CN100399179C (zh) | 液晶面板的像素结构及其制造方法与驱动方法 | |
| US11776481B2 (en) | Display substrate and manufacture method thereof, and display device | |
| CN110676253B (zh) | 一种静电释放电路、阵列基板、显示面板及显示装置 | |
| WO2022179142A1 (zh) | 显示面板及其制作方法和显示装置 | |
| US20240013727A1 (en) | Display device | |
| CN101924122B (zh) | 一种有源矩阵有机发光显示器及其制造方法 | |
| JPH0567953B2 (zh) | ||
| TW200539293A (en) | Thin film transistor | |
| US20210399142A1 (en) | Thin Film Transistor Array Substrate and Display Device | |
| US20210384276A1 (en) | Active matrix substrate and method for manufacturing same | |
| CN111146212B (zh) | 半导体基板 | |
| CN108490709B (zh) | 阵列基板及其制作方法 | |
| CN113299666B (zh) | 显示面板及其驱动方法、显示装置 | |
| US20230107909A1 (en) | Display panel and display device | |
| US11587917B2 (en) | Backlight module, display panel and electronic device | |
| JPH0926600A (ja) | 液晶表示装置 | |
| CN113711298B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN101872779A (zh) | 影像显示系统及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |