CN103325688A - 薄膜晶体管的沟道形成方法及补偿电路 - Google Patents
薄膜晶体管的沟道形成方法及补偿电路 Download PDFInfo
- Publication number
- CN103325688A CN103325688A CN2013102392050A CN201310239205A CN103325688A CN 103325688 A CN103325688 A CN 103325688A CN 2013102392050 A CN2013102392050 A CN 2013102392050A CN 201310239205 A CN201310239205 A CN 201310239205A CN 103325688 A CN103325688 A CN 103325688A
- Authority
- CN
- China
- Prior art keywords
- crystal region
- space
- amorphous silicon
- film transistor
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000013078 crystal Substances 0.000 claims abstract description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 210000004877 mucosa Anatomy 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005452 bending Methods 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 abstract description 10
- 230000008025 crystallization Effects 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000012528 membrane Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
本发明公开了一种薄膜晶体管的沟道形成方法及补偿电路，方法包括：在基板上形成非晶硅层；对非晶硅层进行刻蚀处理，以形成包括多个非晶硅层的非晶硅图形，其中多晶硅图形中的每一非晶硅层均为弯折结构；在非晶硅图形中的每一非晶硅层形成两断开空间，两断开空间分别形成于非晶硅层的相邻的弯折部位；对已形成断开空间的非晶硅图形进行激光照射处理，以使得位于每一断开空间两侧的非晶硅层内的晶粒在温度差的作用下朝着对应的断开空间方向生长，并在断开空间内结晶形成薄膜晶体管的沟道。本发明可提高形成的沟道的电子迁移率，电性更加均匀。
Description
【技术领域】
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管的沟道形成方法及补偿电路。
【背景技术】
薄膜晶体管(Thin Film Transistor，TFT)已广泛应用在主动式液晶显示器的驱动上，其中根据薄膜晶体管使用的硅薄膜材料通常有非晶硅（amorphous-silicon）与多晶硅(poly-silicon)两种类型。
在液晶显示器的制造中，多晶硅材料具有许多优于非晶硅材料的特性。多晶硅具有较大的晶粒(grain)，使得电子在多晶硅中容易自由移动，所以多晶硅的电子迁移率(mobility)高于非晶硅。以多晶硅制作的薄膜晶体管，其反应时间比非晶硅薄膜晶体管快。在相同分辨率的液晶显示器中，使用多晶硅薄膜晶体管(poly-Si TFT)所占用的基板面积可以比使用非晶硅薄膜晶体管所占用的基板面积小，而提高液晶面板的开口率。在相同的壳度下，使用多晶硅薄膜晶体管的液晶显示器(poly-Si TFT LCD)可以采用低瓦数的背光源，达到低耗电量的要求。
目前在基板上制作多晶硅薄膜大多利用低温多晶硅制备工艺(Low Temperature Poly-Silicon，LTPS)。低温多晶硅制备工艺是以准分子激光(Excimer Laser)作为热源。当激光照射(irradiate)于具有非晶硅薄膜的基板上，非晶硅薄膜吸收准分子激光的能量而转变成为多晶硅薄膜。
依序侧向结晶(Sequential Lateral Solidification，SLS)技术为利用光罩或是其他方式造成在a-Si precursor 上温度高低差来达到侧向结晶技术,利用激光透过光罩产生特定形状的激光，第一道激光先结晶出侧向成长的晶粒后第二道激光照射区域与第一道结晶区域重叠一部份，通过照射非晶硅区域，第二道激光所照射区域的硅薄膜开始熔融后会以第一道结晶多晶硅薄膜为晶种成长出长柱状的结晶颗粒。
当TFT的沟道长度（channel length）平行于多晶硅薄膜的晶粒边界（grain boundary）时，电子迁移率较高，譬如为300cm2/V-s；但是如果TFT的沟道长度垂直于多晶硅薄膜的晶粒边界，则会使的TFT的电子迁移率大幅下降至100cm2/V-s, 因此现有技术中SLS侧向结晶技术中，TFT沟道的电子迁移率较低，TFT的电性不均匀性。
【发明内容】
本发明的目的在于提供一种薄膜晶体管的沟道形成方法及补偿电路，旨在现有技术中TFT沟道的电子迁移率较低，TFT的电性不均匀性的技术问题。
为解决上述技术问题，本发明构造了一种薄膜晶体管的沟道形成方法，所述方法包括以下步骤：
提供基板，在所述基板上形成非晶硅层；
对所述非晶硅层进行刻蚀处理，以形成包括多个非晶硅层的非晶硅图形，其中所述多晶硅图形中的每一非晶硅层均为弯折结构；
在所述非晶硅图形中的每一非晶硅层形成两断开空间，所述两断开空间分别形成于所述非晶硅层的相邻的弯折部位；
对已形成断开空间的非晶硅图形进行激光照射处理，以使得位于每一断开空间两侧的非晶硅层内的晶粒朝着对应的断开空间方向生长，并在所述断开空间内结晶形成薄膜晶体管的沟道。
为解决上述技术问题，本发明还构造了一种补偿电路，包括至少一个的薄膜晶体管，所述薄膜晶体管包括基板以及形成于所述基板上的沟道；其中所述沟道为弯折结构，包括有第一结晶单元和第二结晶单元；
所述第一结晶单元和所述第二结晶单元位于所述沟道相邻的弯折部件上，所述第一结晶单元包括第一结晶区和第二结晶区，所述第二结晶单元包括第三结晶区和第四结晶区；
其中所述第一结晶区和所述第二结晶区中的晶粒边界均与所述第一结晶区和第二结晶区之间的界面垂直；所述第三结晶区和所述第四结晶区中的晶粒边界均与所述第三结晶区和第四结晶区之间的界面垂直。
本发明通过在非晶硅层的相邻弯折部形成两断开空间，每一断开空间将对应的非晶硅层分开为相邻的两个区间，在通过激光照射后，相邻的两个区间的晶粒会朝着对应的断开空间的方向生长并在断开空间交汇，进而结晶形成两结晶区，两结晶区中的晶粒边界与两结晶区之间的界面垂直，由此可提高形成的沟道的电子迁移率，并使得形成的TFT的电性更加均匀。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1A-1M为本发明实施例中使用非晶硅薄膜进行结晶形成沟道的过程示意图；
图2A到2D所示为按照图1A-1M的处理过程制成的沟道来形成薄膜晶体管阵列基板的过程示意图；
图3为将图2A至2D制程形成的薄膜晶体管阵列基板应用到第一实施例补偿电路的示意图；
图4为将图2A至2D制程形成的薄膜晶体管阵列基板应用到第二实施例补偿电路的示意图；
图5为将图2A至2D制程形成的薄膜晶体管阵列基板应用到第二实施例补偿电路的示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
请参阅图1A-1M，图1A-1M为本发明实施例中薄膜晶体管阵列基板的沟道形成方法的过程示意图。
在图1A中，提供基板100，在所述基板100上形成缓冲层101（Buffer）。
其中所述基板100譬如为玻璃基板、可挠性塑料基板、晶圆基板或散热基板。所述缓冲层101优选由氮化硅(SiNx)或氧化硅(Si02)形成，所述缓冲层101主要是防止杂质从所述基板100扩散。
在图1B中，在所述缓冲层101上形成非晶硅(a-Si：H)层102，在具体实施过程中，本发明实施例优选使用化学蒸气沉积(CVD)在所述缓冲层101上沉积形成所述非晶硅层102，其中形成非晶硅层102后的俯视图请参阅图1C。
在图1D中，对所述非晶硅层102进行第一次刻蚀处理，形成非晶硅图形。
请一并参阅图1D，图1D为对所述非晶硅层102进行第一次刻蚀处理后的俯视图，其上具有缓冲层101和非晶硅层102的基板100上限定有多个象素区P和多个TFT区T，其中所述TFT区T位于在各个象素区P的角上，而经第一次刻蚀处理后的非晶硅图形包括有多个非晶硅层102，每一非晶硅层102位于TFT区T。
其中本发明实施例中的第一次刻蚀可以采用干法刻蚀或者湿法刻蚀。
请一并参阅图1E，图1E为所述非晶硅层102的结构示意图，所述非晶硅层102为弯折结构，其包括第一平层201和第二平层202，在本实施例中，所述第一平层201和所述第二平层202相互连接且相互垂直。本发明实施例将所述非晶硅层102刻蚀形成弯折结构，其主要目的为形成后续的双栅（Daul Gate）TFT。
在图1F中，对经第一次刻蚀处理后的非晶硅层102继续进行第二次刻蚀处理，以在所述非晶硅层图形的每一非晶硅层102形成断开空间。
更具体的，请一并参阅图1G，所述断开空间包括形成于所述第一平层201的第一断开空间R1，以及形成于所述第二平层202的第二断开空间R2。
请一并参阅图1H和图1I，图1F为沿图1G中G-G'的剖视图，图1I为图1H的俯视图。其中所述第一断开空间R1沿长度方向D延伸，且所述第一断开空间R1具有一垂直于所述长度方向D的宽度L，所述宽度L的范围优选为1~3微米（um），所述第一断开空间R1将所述非晶硅层102分为两个区间：第一区间301和第二区间302。同理，所述第二断开空间R2的结构类似，譬如第二空间的宽度范围优选为1~3微米等，此处不再赘述。
在具体实施过程中，所述二次刻蚀处理可使用干法刻蚀、湿法刻蚀或者激光刻蚀，此处不再详述。
在图1J中，对已形成断开空间的非晶硅层102进行激光照射处理，以形成沟道103，请一并参阅图1K，图1K为图1H经激光照射后的俯视图，图1L是对应图1G的图示。
图1K是以第一断开空间R1为例，在所述激光照射下，所述第一断开空间R1两侧的第一区间301和第二区间302对应的非晶硅层102因为温度差形成侧向长晶。
具体的，所述第一区间301和第二区间302中靠近所述第一断开空间R1的晶粒会朝着所述第一断开空间R1的方向进行生长，其中所述第一区间301中靠近所述第一断开空间R1的晶粒朝向所述第一断开空间R1生长（从左向右），并在所述第一断开空间R1形成第一结晶区401；所述第二区间302靠近所述第一断开空间R1的晶粒朝向所述第一断开空间R1生长（从右向左），并在所述第一断开空间R1形成第二结晶区402。所述第一结晶区401和所述第二结晶区402的晶粒在断开空间M的中轴Q处交汇，停止生长并结晶。所述第一结晶区401和第二结晶区402构成第一结晶单元F1，所述第一结晶单元F1对应所述第一断开空间R1。本发明实施例中，所述第一结晶区401和所述第二结晶区402中晶粒的晶粒边界垂直于所述第一结晶区401和所述第二结晶区402之间的平面，由此大幅提高了其后形成的TFT沟道的电子迁移率（mobility），并保证了TFT电性的均匀。
同理，请一并参阅图1L，在对应所述第二断开空间R2处形成有第二结晶单元F2，所述第二结晶单元F2包括有第三结晶区403和第四结晶区404，所述第三结晶区403和第四结晶区404中的晶粒边界均与所述第三结晶区403和第四结晶区404之间的界面垂直，关于所述第二结晶单元F2的详细形成过程请参阅针对第一结晶单元F1的详细描述，此处不再赘述。
请再参阅图1L，其中第一结晶单元F2中，第一结晶区401和第二结晶区402之间的交汇线（图未标示）与第三结晶区403和第四结晶区404之间的交汇线（图未标示）交叉，优选为垂直。
图1M为形成沟道103后的俯视图，其中所述沟道103由图1F中的具有断开空间的非晶硅层102经激光照射形成。所述沟道103位置对应着TFT区T，各个所述沟道103作为薄膜晶体管(TFT)中的有源层，具体请参阅图2A-2D的描述。
本发明通过在非晶硅层的相邻弯折部形成两断开空间，每一断开空间将对应的非晶硅层分开为相邻的两个区间，在通过激光照射后，相邻的两个区间的晶粒会朝着对应的断开空间的方向生长并在断开空间交汇，进而结晶形成两结晶区，两结晶区中的晶粒边界与两结晶区之间的界面垂直，由此可提高形成的TFT沟道的电子迁移率，并使得TFT的电性更加均匀。
其中，在通过激光照射所述具有断开空间的非晶硅层102（图1F）时，所述激光的扫描方向优选与断开空间的长度方向垂直，或者是与所述断开空间的长度方向平行，当然也可以与所述断开空间的长度方向的夹角在0至90度的区间内，所述激光的扫描间距的范围优选在0至30微米之间，所述扫描间距为相邻激光线之间的距离。
图2A到2D所示为按照图1A-1M的处理过程制成的沟道来形成薄膜晶体管阵列基板的处理步骤。
在图2A中，提供一基板501，在所述基板501上形成缓冲层502。之后通过上述步骤1A-1M在TFT区内要形成薄膜晶体管（TFT）的位置形成沟道503。所述缓冲层502上的沟道503具有岛状形状。所述沟道503被划分成有源区503a、源极和漏极区503b。所述源极和所述漏极区503b被设置在有源区503a两侧。之后在所述缓冲层501上形成一层氮化硅或氧化硅绝缘材料504覆盖所述沟道503。
在图2B中，在所述绝缘材料504上沉积一金属导电材料。之后同时对所述导电材料和所述绝缘材料504进行构图，以在所述沟道503上连续形成栅极绝缘层505和栅极506。之后在所述沟道503的暴露部分也就是源极和漏极区503b上掺杂p-型或n-型离子的杂质。在掺杂杂质的同时，所述栅极506作为离子塞防止杂质渗入有源区503a。
在掺杂之后对掺杂杂质的所述源极和所述漏极区503b进行退火处理，激活掺杂在所述源极和所述漏极区503b内的离子。同时执行使所述源极和所述漏极区503b恢复多晶态的步骤，避免所述源极和漏极区503b的半导体构造可能会因离子掺杂过量从多晶态变成非晶态。
在图2C中，在所述基板501的整个表面上形成一个绝缘层507来覆盖所述栅极506和所述栅极绝缘层505。之后对所述绝缘层507构图形成分别暴露出所述源极和所述漏极区503b的第一接触孔508和第二接触孔509。其中所述绝缘层507可以包括氧化硅和氮化硅。
在图2D中，在所述绝缘层507上沉积一个金属层并且构图，形成源极510和漏极511。其中所述源极210通过所述第一接触孔508接触到所述源极区503b，而所述漏极511通过所述第二接触孔509接触到所述漏极区503b。所述源极510、漏极511、栅极506以及多晶硅图形503共通构成一薄膜晶体管（TFT）。
本发明实施例还提供一薄膜晶体管阵列基板（TFT基板），所述薄膜晶体管阵列基板包括有基板、形成于所述基板上的缓冲层、形成于所述缓冲层上的沟道、栅极绝缘层、栅极、绝缘层、源极以及漏极。
其中所述沟道为弯折结构，包括第一结晶单元和第二结晶单元。所述第一结晶单元和所述第二结晶单元位于所述沟道相邻的弯折部件上，所述第一结晶单元包括第一结晶区和第二结晶区，所述第二结晶单元包括第三结晶区和第四结晶区。
其中所述第一结晶区和所述第二结晶区中的晶粒边界均与所述第一结晶区和第二结晶区之间的界面垂直；所述第三结晶区和所述第四结晶区中的晶粒边界均与所述第三结晶区和第四结晶区之间的界面垂直。
具体的，所述第一结晶区和所述第二结晶区由处于同一断开空间（譬如第一断开空间）两侧的非晶硅层经激光照射形成，所述断开空间沿一长度方向延伸，所述第一结晶区和所述第二结晶区的宽度与所述长度方向垂直，该宽度的范围为1~3微米。
具体的，所述第三结晶区和所述第四结晶区由处于同一断开空间（譬如第二断开空间）两侧的非晶硅层经激光照射形成，所述断开空间沿一长度方向延伸，所述第三结晶区和所述第四结晶区的宽度与所述长度方向垂直，该宽度的范围为1~3微米。
关于所述薄膜晶体管阵列基板中薄膜晶体管以及沟道的详细形成过程请参阅图1A-1M以及图2A-2D的详细描述，此处不再赘述。
请参阅图3，图3是本发明第一实施例补偿电路的结构示意图。所述补偿电路包括：六个薄膜晶体管TFT，依次标识为M1、M2、M3、M4、M5和M6；电容C1和C2；电源电压VDD；接地电压VSS；电路输入电压Vini；数据线电压Vdata；扫描线Scan N以及Scan N-1，发光二极管EM。
其中在图3所示的第一实施例补偿电路中，所述六个薄膜晶体管中的至少一个膜晶体管选用为图2A到2D的制程形成，而图2A到2D中的沟道为按照1A-1M的处理过程制成，譬如图3中标号为M5和M6的膜晶体管均包括通过1A-1M形成的具有双栅（Daul Gate）结构的沟道，具体请参阅上文的描述，此处不再赘述。
请参阅图4，图4为本发明第二实施例中补偿电路的结构示意图。所述补偿电路包括：五个薄膜晶体管TFT，依次标识为N1、N2、N3、N4和N5；电容C；扫描线G1、G2和G3；阳极ANODE、阴极CATHODE和电压V0；数据线DATA；有机发光二极管（Organic Light-Emitting Diode，OLED）。
其中在图4所示的第二实施例补偿电路中，所述五个薄膜晶体管中的至少一个膜晶体管选用为图2A到2D的制程形成，而图2A到2D中的沟道为按照1A-1M的处理过程制成，譬如图4中标号为N2和N3的膜晶体管均包括通过1A-1M形成的具有双栅（Daul Gate）结构的沟道，具体请参阅上文的描述，此处不再赘述。
请参阅图5，图5为本发明第三实施例中补偿电路的结构示意图。所述补偿电路包括：五个薄膜晶体管TFT，依次标识为Q1、Q2、Q3、Q4和Q5；电容C；扫描线G1、G2和G3；阳极ANODE、阴极CATHODE和电压V0；数据线DATA；有机发光二极管（Organic Light-Emitting Diode，OLED）。
其中在图5所示的第三实施例补偿电路中，所述五个薄膜晶体管中的至少一个膜晶体管选用为图2A到2D的制程形成，而图2A到2D中的沟道为按照1A-1M的处理过程制成，譬如图5中标号为Q2和Q3的膜晶体管均包括通过1A-1M形成的具有双栅（Daul Gate）结构的沟道，具体请参阅上文的描述，此处不再赘述。
本发明通过在非晶硅层的相邻弯折部形成两断开空间，每一断开空间将对应的非晶硅层分开为相邻的两个区间，在通过激光照射后，相邻的两个区间的晶粒会朝着对应的断开空间的方向生长并在断开空间交汇，进而结晶形成两结晶区，两结晶区中的晶粒边界与两结晶区之间的界面垂直，由此可提高形成的沟道的电子迁移率，并使得形成的TFT的电性更加均匀。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管的沟道形成方法，其特征在于，所述方法包括以下步骤：
提供基板，在所述基板上形成非晶硅层；
对所述非晶硅层进行刻蚀处理，以形成包括多个非晶硅层的非晶硅图形，其中所述多晶硅图形中的每一非晶硅层均为弯折结构；
在每一非晶硅层形成两断开空间，所述两断开空间分别形成于所述非晶硅层的相邻的弯折部位；
对已形成断开空间的非晶硅图形进行激光照射处理，以使得位于每一断开空间两侧的非晶硅层内的晶粒在温度差的作用下朝着对应的断开空间方向生长，并在所述断开空间内结晶形成薄膜晶体管的沟道。
2.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，所述断开空间包括第一断开空间和第二断开空间，所述非晶硅层包括相邻的第一平层和第二平层，所述第一平层和第二平层相互弯折；
其中所述第一断开空间形成于所述第一平层，所述第二断开空间形成于所述第二平层。
3.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，每一断开空间沿一长度方向延伸，该断开空间具有一 与所述长度方向垂直的宽度，所述宽度的范围为1～3微米。
4.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，所述沟道包括对应所述第一断开空间的第一结晶单元，以及对应所述第二断开空间的第二结晶单元；所述第一结晶单元包括第一结晶区和第二结晶区，所述第二结晶单元包括第三结晶区和第四结晶区；
其中所述第一结晶区和第二结晶区中的晶粒边界均与所述第一结晶区和第二结晶区之间的界面垂直；所述第三结晶区和第四结晶区中的晶粒边界均与所述第三结晶区和第四结晶区之间的界面垂直。
5.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，所述断开空间沿一长度方向延伸，所述激光的扫描方向与所述长度方向垂直或者平行。
6.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，所述断开空间沿一长度方向延伸，所述激光的扫描方向与所述长度方向的夹角为0至90度。
7.根据权利要求1所述的薄膜晶体管的沟道形成方法，其特征在于，所述激光的扫描间距的范围为0-30微米。
8.一种补偿电路，其特征在于，包括至少一个的薄膜晶体管，所述薄膜晶体管包括基板以及形成于所述基板上的沟道；其中所述沟道为弯折结构，包括有第一结晶单元和第二结晶单元；
所述第一结晶单元和所述第二结晶单元位于所述沟道相邻 的弯折部件上，所述第一结晶单元包括第一结晶区和第二结晶区，所述第二结晶单元包括第三结晶区和第四结晶区；
其中所述第一结晶区和所述第二结晶区中的晶粒边界均与所述第一结晶区和第二结晶区之间的界面垂直；所述第三结晶区和所述第四结晶区中的晶粒边界均与所述第三结晶区和第四结晶区之间的界面垂直。
9.根据权利要求8所述的补偿电路，其特征在于：所述第一结晶区和所述第二结晶区由处于同一断开空间两侧的非晶硅层经激光照射形成，所述断开空间沿一长度方向延伸，该断开空间的宽度与所述长度方向垂直，所述宽度的范围为1～3微米。
10.根据权利要求8所述的补偿电路，其特征在于：所述第三结晶区和所述第四结晶区由处于同一断开空间两侧的非晶硅层经激光照射形成，所述断开空间沿一长度方向延伸，该断开空间的宽度与所述长度方向垂直，所述宽度的范围为1～3微米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102392050A CN103325688A (zh) | 2013-06-17 | 2013-06-17 | 薄膜晶体管的沟道形成方法及补偿电路 |
| PCT/CN2013/078228 WO2014201716A1 (zh) | 2013-06-17 | 2013-06-27 | 薄膜晶体管的沟道形成方法及补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102392050A CN103325688A (zh) | 2013-06-17 | 2013-06-17 | 薄膜晶体管的沟道形成方法及补偿电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103325688A true CN103325688A (zh) | 2013-09-25 |
Family
ID=49194364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013102392050A Pending CN103325688A (zh) | 2013-06-17 | 2013-06-17 | 薄膜晶体管的沟道形成方法及补偿电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103325688A (zh) |
| WO (1) | WO2014201716A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015070465A1 (zh) * | 2013-11-13 | 2015-05-21 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| US9082615B2 (en) | 2013-11-13 | 2015-07-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Polysilicon manufacturing method that controls growth direction of polysilicon |
| WO2018108069A1 (zh) * | 2016-12-13 | 2018-06-21 | 昆山工研院新型平板显示技术中心有限公司 | 显示装置及其制造方法 |
| CN110648641A (zh) * | 2019-09-27 | 2020-01-03 | 云谷（固安）科技有限公司 | 一种用于显示屏的驱动电路、显示屏及显示终端 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321870A (ja) * | 1997-05-12 | 1998-12-04 | Lg Electron Inc | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 |
| CN1433084A (zh) * | 2002-01-18 | 2003-07-30 | 三星Sdi株式会社 | 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件 |
| KR100492152B1 (ko) * | 2002-12-31 | 2005-06-01 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| US20070190705A1 (en) * | 2006-02-10 | 2007-08-16 | Industrial Technology Research Institute | Method for forming poly-silicon thin-film device |
| CN101562197A (zh) * | 2003-06-27 | 2009-10-21 | 日本电气株式会社 | 薄膜晶体管、薄膜晶体管基板及电子设备 |
| CN101681930A (zh) * | 2007-06-22 | 2010-03-24 | 香港科技大学 | 具有搭桥晶粒结构的多晶硅薄膜晶体管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100502051C (zh) * | 2006-03-01 | 2009-06-17 | 中华映管股份有限公司 | 薄膜晶体管阵列及其修补方法 |
| CN203367289U (zh) * | 2013-06-17 | 2013-12-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及补偿电路 |
| CN103311129A (zh) * | 2013-06-17 | 2013-09-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其沟道形成方法 |
| CN203367290U (zh) * | 2013-06-17 | 2013-12-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及液晶显示器 |
-
2013
- 2013-06-17 CN CN2013102392050A patent/CN103325688A/zh active Pending
- 2013-06-27 WO PCT/CN2013/078228 patent/WO2014201716A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321870A (ja) * | 1997-05-12 | 1998-12-04 | Lg Electron Inc | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 |
| CN1433084A (zh) * | 2002-01-18 | 2003-07-30 | 三星Sdi株式会社 | 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件 |
| KR100492152B1 (ko) * | 2002-12-31 | 2005-06-01 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| CN101562197A (zh) * | 2003-06-27 | 2009-10-21 | 日本电气株式会社 | 薄膜晶体管、薄膜晶体管基板及电子设备 |
| US20070190705A1 (en) * | 2006-02-10 | 2007-08-16 | Industrial Technology Research Institute | Method for forming poly-silicon thin-film device |
| CN101681930A (zh) * | 2007-06-22 | 2010-03-24 | 香港科技大学 | 具有搭桥晶粒结构的多晶硅薄膜晶体管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015070465A1 (zh) * | 2013-11-13 | 2015-05-21 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| US9082615B2 (en) | 2013-11-13 | 2015-07-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Polysilicon manufacturing method that controls growth direction of polysilicon |
| WO2018108069A1 (zh) * | 2016-12-13 | 2018-06-21 | 昆山工研院新型平板显示技术中心有限公司 | 显示装置及其制造方法 |
| US10797089B2 (en) | 2016-12-13 | 2020-10-06 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | Display device having compensating capacitor and method of manufacturing the same |
| CN110648641A (zh) * | 2019-09-27 | 2020-01-03 | 云谷（固安）科技有限公司 | 一种用于显示屏的驱动电路、显示屏及显示终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014201716A1 (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978498B2 (en) | Array substrate and display device and method for making the array substrate | |
| US9589995B2 (en) | TFT substrate having three parallel capacitors | |
| CN100426527C (zh) | 薄膜晶体管衬底和其制造方法 | |
| CN103745978A (zh) | 显示装置、阵列基板及其制造方法 | |
| CN102044557B (zh) | 有机发光二极管显示设备及其制造方法 | |
| CN102064188B (zh) | 薄膜晶体管及使用其的有机发光显示装置 | |
| CN108172595A (zh) | 薄膜晶体管基底 | |
| CN106653810B (zh) | Oled显示面板以及oled显示装置 | |
| CN103745955A (zh) | 显示装置、阵列基板及其制造方法 | |
| US9520421B1 (en) | Method for manufacturing LTPS TFT substrate and LTPS TFT substrate | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| WO2015119385A1 (ko) | 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치 | |
| CN105762196A (zh) | 一种薄膜晶体管、其制作方法及相应装置 | |
| CN105304641A (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN107068613A (zh) | Oled显示装置的阵列基板及其制作方法 | |
| CN103325688A (zh) | 薄膜晶体管的沟道形成方法及补偿电路 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104779199A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| CN103745954A (zh) | 显示装置、阵列基板及其制造方法 | |
| JP2006332551A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN102005413A (zh) | 一种有源矩阵有机发光显示器阵列基板的制造方法 | |
| CN101123258B (zh) | 影像显示系统及其制造方法 | |
| CN203367289U (zh) | 薄膜晶体管阵列基板及补偿电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130925 |