CN101901802A - 主动元件阵列基板 - Google Patents

主动元件阵列基板 Download PDF

Info

Publication number
CN101901802A
CN101901802A CN 201010254075 CN201010254075A CN101901802A CN 101901802 A CN101901802 A CN 101901802A CN 201010254075 CN201010254075 CN 201010254075 CN 201010254075 A CN201010254075 A CN 201010254075A CN 101901802 A CN101901802 A CN 101901802A
Authority
CN
China
Prior art keywords
filter film
pixel
colored filter
pixel electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010254075
Other languages
English (en)
Other versions
CN101901802B (zh
Inventor
洪敏翔
黄铭涌
邱骏仁
吴欲志
邱渊楠
曾庆安
黄彦衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN2010102540754A priority Critical patent/CN101901802B/zh
Publication of CN101901802A publication Critical patent/CN101901802A/zh
Application granted granted Critical
Publication of CN101901802B publication Critical patent/CN101901802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明有关于一种主动元件阵列基板,其包括一基板、多条扫描线、多条数据线、多个像素。扫描线及数据线配置于基板上。各像素包括多个子像素,且各子像素包括至少一晶体管、一像素电极及一彩色滤光薄膜。晶体管配置于基板上,并与对应的扫描线及对应的数据线电性连接。部分彩色滤光薄膜位于像素电极与扫描线之间。像素电极与对应的扫描线耦合成一第一电容,而晶体管的漏极与对应的扫描线耦合成一第二电容。在单一像素中,对应到不同彩色滤光薄膜的各像素电极与扫描线的耦合面积不同以使第一电容彼此实质上相同。

Description

主动元件阵列基板
技术领域
本发明是有关于一种阵列基板,且特别是有关于一种主动元件阵列基板。
背景技术
针对多媒体社会的急速进步,多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示器而言,阴极射线管(Cathode Ray Tube,CRT)因具有优异的显示质量与其经济性,一直独占近年来的显示器市场。然而,对于个人在桌上操作多数终端机/显示器装置的环境,或是以环保的观点切入,若以节省能源的潮流加以预测阴极射线管因空间利用以及能源消耗上仍存在很多问题,而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此,具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示面板(TFT-LCD panel)已逐渐成为市场主流。
一般而言,液晶显示面板在完成制作之后,制造者会对液晶显示面板进行测试以判别其功能是否正常。以采用彩色滤光膜整合于薄膜晶体管阵列基板上(Color Filter on Array,COA)技术的液晶显示面板(以下简称为COA液晶显示面板)为例,在进行影像残留(Image Sticking)的测试时,会发现COA液晶显示面板出现些微的影像残留,并且所显示的影像会有色偏的现象。并且,COA显示面在显示黑白相间的棋盘格测试图案(checkerboard testing pattern)时,原本白色的图案会变为紫色(purplish)。此外,COA显示面在显示红色、绿色、蓝色的纯色图案时,红色与蓝色图案的残影会比绿色图案的残影来得明显。
发明内容
本发明提供一种主动元件阵列基板,可降低显示面板的色偏及残影。
本发明提出一种主动元件阵列基板,其包括一基板、多条扫描线、多条数据线及多个像素。扫描线配置于基板上。数据线配置于基板上,扫描线与数据线交错以于基板上定义出多个子像素区域。各像素包括多个子像素,且各子像素分别配置于其中一子像素区域内。各子像素包括至少一晶体管、一像素电极及一彩色滤光薄膜。晶体管配置于基板上,并与对应的扫描线及数据线电性连接。晶体管具有一与对应的扫描线电性连接的栅极、一与对应的数据线电性连接的源极以及一漏极。像素电极与漏极电性连接。彩色滤光薄膜配置于其中一子像素区域内且位于像素电极下方,其中部分彩色滤光薄膜位于像素电极与扫描线之间,像素电极与对应的扫描线耦合成一第一电容,而漏极与对应的扫描线耦合成一第二电容。在单一像素中,对应到不同彩色滤光薄膜的各像素电极与扫描线的耦合面积不同以使第一电容彼此实质上相同,且各子像素内的第二电容彼此实质上相同。
在本发明的一实施例中,上述在单一像素中,彩色滤光薄膜至少包括一第一彩色滤光薄膜、一第二彩色滤光薄膜以及一第三彩色滤光薄膜,第一彩色滤光薄膜的介电常数为ε1,第二彩色滤光薄膜的介电常数为ε2,第三彩色滤光薄膜的介电常数为ε3,而第一彩色滤光薄膜的厚度为D1,第二彩色滤光薄膜的厚度为D2,第三彩色滤光薄膜的厚度为D3,而像素电极包括一第一像素电极、一第二像素电极以及一第三像素电极,第一像素电极与扫描线的耦合面积为A1,第二像素电极与扫描线的耦合面积为A2,第三像素电极与扫描线的耦合面积为A3,且满足下列关系式:
1×A1)/D1=(ε2×A2)/D2=(ε3×A3)/D3
在本发明的一实施例中,上述的ε1≠ε2≠ε3
在本发明的一实施例中,上述的D1≠D2≠D3
在本发明的一实施例中,上述的ε1≠ε2≠ε3,且D1≠D2≠D3
本发明另提出一种主动元件阵列基板,其包括一基板、多条扫描线、多条数据线、多个像素。扫描线配置于基板上。数据线配置于基板上,扫描线与数据线交错以于基板上定义出多个子像素区域。各像素包括多个子像素,且各子像素分别配置于其中一子像素区域内。各子像素包括至少一晶体管、一像素电极及一彩色滤光薄膜。晶体管配置于基板上,并与对应的扫描线及数据线电性连接。晶体管具有一与对应的扫描线电性连接的栅极、一与对应的数据线电性连接的源极以及一漏极。像素电极与漏极电性连接。彩色滤光薄膜配置于其中一子像素区域内且位于像素电极下方,其中部分彩色滤光薄膜位于像素电极与扫描线之间,像素电极与对应的扫描线耦合成一第一电容,而漏极与对应的扫描线耦合成一第二电容。在单一像素中,不同的彩色滤光薄膜致使第一电容彼此不同,而各子像素内的第二电容彼此不同,且各子像素内的第一电容与第二电容的总和实质上相同。
在本发明的一实施例中,上述在单一像素中,彩色滤光薄膜至少包括一第一彩色滤光薄膜、一第二彩色滤光薄膜以及一第三彩色滤光薄膜,第一彩色滤光薄膜的介电常数为ε1,第二彩色滤光薄膜的介电常数为ε2,第三彩色滤光薄膜的介电常数为ε3,而第一彩色滤光薄膜的厚度为D1,第二彩色滤光薄膜的厚度为D2,第三彩色滤光薄膜的厚度为D3,而各像素电极与扫描线的耦合面积为A,具有第一彩色滤光薄膜的子像素内的第二电容为Cg1,具有第二彩色滤光薄膜的子像素内的第二电容为Cg2,具有第三彩色滤光薄膜的子像素内的第二电容为Cg3,且满足下列关系式:
1×A)/D1+Cg1=(ε2×A)/D2+Cg2=(ε3×A)/D3+Cg3
在本发明的一实施例中,上述在单一像素中,各漏极与对应的扫描线的耦合面积不同。
基于上述,本发明的主动元件阵列基板,其对应到不同彩色滤光薄膜的像素电极与扫描线的耦合面积会不同,以使不同子像素的第一电容彼此实质上相同,且各子像素内的第二电容彼此实质上相同。或者,对应不同彩色滤光薄膜的第一电容彼此不同,并且使各子像素内的第二电容彼此不同,但各子像素内的第一电容与第二电容的总和实质上相同。藉此,可抑制画面的色偏及残影。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1为一主动元件阵列基板的像素电极及驱动电压的电压波形图。
图2为依据本发明一实施例的主动元件阵列基板的示意图。
图3为图2中沿A-A’剖面线的剖面图。
图4为依据本发明另一实施例的主动元件阵列基板的示意图。
其中,附图标记:
110+、110-:红色子像素的像素电极的电压波形
120+、120-:蓝色子像素的像素电极的电压波形
130+、130-:绿色子像素的像素电极的电压波形
140:驱动电压的电压波形
200、400:主动元件阵列基板
210:基板
220:扫描线
230:数据线
240:晶体管
240S:源极
240G:栅极
240D:漏极
250R、250G、250B:像素电极
260:共通线
310:绝缘层
AR、AG、AB、A1、A2、A3:耦合面积
C1、C2:耦合电容
CR、CG、CB:彩色滤光薄膜
DR:距离
D1、Di:厚度
RP、GP、BP:子像素
R1、R2、R3:子像素区域
VA、VB:电压
Vft(R)、Vft(G)、Vft(B):馈通电压
具体实施方式
有关本发明的详细说明及技术内容,配合附图说明如下。
有鉴于传统COA液晶显示面板的色偏现象及残影的发生,本实施例估算了COA液晶显示面板在显示白色画面、红色画面、绿色画面以及蓝色画面的最佳共同电压,以期了解色偏及残影发生的原因。
在一般常见的点反转(dot inversion)、行反转(column inversion)、列反转(column inversion)或图框反转(frame inversion)的驱动技术中,交替通入像素电极的正半周信号与负半周信号的电压电平(voltage level)会受到栅极(扫描线)被关闭时所导致的馈通效应(feed through effect)而下降。理论上,用以显示不同颜色的子像素中的像素电极受到馈通效应的影响差异不大,但实际上,在COA液晶显示面板中,用以显示不同颜色的子像素中的像素电极与栅极(扫描线)的耦合效应与彩色滤光薄膜有很直接的关连性。详言之,当所使用的红色、绿色、蓝色滤光薄膜的介电常数及/或厚度不尽相同时,用以显示不同颜色的子像素便会受到不同的馈通效应,导致色偏的现象。
图1为一主动元件阵列基板的像素电极及驱动电压的电压波形图。请参照图1,一般而言,单一像素包括三个子像素,即红色子像素、绿色子像素及蓝色子像素。波形140为写入数据线的驱动电压的电压波形,110+为红色子像素的像素电极于正半周的电压波形,110-为红色子像素的像素电极于负半周的电压波形,120+为蓝色子像素的像素电极于正半周的电压波形,120-为蓝色子像素的像素电极于负半周的电压波形,130+为绿色子像素的像素电极于正半周的电压波形,130-为绿色子像素的像素电极于负半周的电压波形。
由图1可知,红色子像素的馈通电压Vft(R)与蓝色子像素的馈通电压Vft(B)相近但不相同,且绿色子像素的馈通电压Vft(G)大于馈通电压Vft(R)及馈通电压Vft(B)。依据图示,对于红色子像素及蓝色子像素而言,最佳的共同电压为电压VA,而对于绿色子像素而言,最佳的共同电压则为电压VB,且红色子像素的最佳共同电压高于绿色子像素的最佳共同电压。依据上述,由于馈通电压Vft(R)及Vft(B)小于馈通电压Vft(G),以致于红色子像素及蓝色子像素的残影会较为明显。为了抑制画面的色偏及残影,则须使馈通电压Vft(R)、Vft(B)及Vft(G)实质上相同。值得注意的是,本发明可应用于多个子像素(不限定于三个子像素)中,且本发明并非仅能应用于上述的
Figure BSA00000230680200051
的情况。
图2为依据本发明一实施例的主动元件阵列基板的示意图。请参照图2,主动元件阵列基板200包括一基板210、多条扫描线220、多条数据线230、多个晶体管240、多个像素电极(如250R、250G及250B)、至少一共通线260以及多个彩色滤光薄膜(如CR、CG及CB)。扫描线220与数据线230彼此交错以于基板210上定义出多个子像素区域(如R1、R2及R3)。
晶体管240与对应的扫描线120以及对应的数据线130电性连接。各个像素电极(如250R、250G及250B)位于对应的子像素区域(如R1、R2及R3)内,并与对应的晶体管240电性连接。各个彩色滤光薄膜(如CR、CG及CB)配置于其中一子像素区域(如R1、R2及R3)内且位于像素电极(如250R、250G及250B)下方,并且部分彩色滤光薄膜(如CR、CG及CB)位于对应的像素电极(如250R、250G及250B)与扫描线220之间。
如图2所示,各个晶体管240具有一栅极240G、一源极240S以及一漏极240D,栅极240G与对应的扫描线220电性连接,源极240S与对应的数据线230电性连接,漏极240D与对应的像素电极(如250R、250G及250B)电性连接。此外,本实施例的共通线260例如位于像素电极(如250R、250G及250B)下方,以与像素电极(如250R、250G及250B)耦合形成储存电容。并且,像素电极(如250R、250G及250B)会与相邻的数据线230部分重叠。
在本实施例中,彩色滤光薄膜CR为红色滤光薄膜,并且与对应的晶体管240及对应的像素电极250R形成一红色子像素RP;彩色滤光薄膜CG为绿色滤光薄膜,并且与对应的晶体管240及对应的像素电极250G形成一绿色子像素GP;彩色滤光薄膜CB为蓝色滤光薄膜,并且与对应的晶体管240及对应的像素电极250B形成一蓝色子像素BP。其中,红色子像素RP、绿色子像素GP与蓝色子像素BP的组合可视为一个像素,并且本实施例仅绘示一个包含有三个子像素的像素作为说明,但本发明不限定像素中子像素的数目。
以红色子像素RP而言,其馈通电压Vft(R)的关系式如下列所示:
Vft ( R ) = VG Cgd ( R ) Cst + Clc + Cpd + Cgs + Cgd ( R )
其中,VG为传送至扫描线220的高电压与低电压间的电压差,Cst为储存电压,Clc为液晶电容,Cpd为像素电极250R与相邻数据线230的耦合电容的电容量,Cgs为晶体管240的栅极240G(即扫描线220)与源极240S间的寄生电容的电容量,Cgd(R)为Cgs为晶体管240的栅极240G与漏极240D间的寄生电容的电容量。
图3为图2中沿A-A’剖面线的剖面图。请参照图2及图3,在红色子像素RP中,由于像素电极250R电性连接漏极240D,因此像素电极250R与漏极240D会为同电位。据此,晶体管240的栅极240G与漏极240D间的寄生电容则包括像素电极250R与扫描线220耦合成的第一电容C1及漏极240D与扫描线220耦合成的第二电容C2。如图3所示,在像素电极250R与扫描线220之间配置有红色滤光薄膜CR及绝缘层310,因此第一电容C1的电容量等于
Figure BSA00000230680200071
其中,εR为第一电容C1的介电系数且相关于红色滤光薄膜CR的介电常数ε1及绝缘层310的介电常数εi,AR为像素电极250R与扫描线220的耦合面积,DR为像素电极250R与扫描线220间的距离且等于红色滤光薄膜CR的厚度D1及绝缘层310的厚度Di的总和。再参照图3,在漏极240D与扫描线220之间配置有绝缘层310,而第二电容C2的电容量等于
Figure BSA00000230680200072
AD为漏极240D与扫描线220的耦合面积。
同样地,由于绿色子像素GP及蓝色子像素BP的结构相似于红色子像素BP,因此可依据红色子像素BP的剖面图推导出馈通电压Vft(G)及Vft(R)的关系式:
Vft ( G ) = VG Cgd ( G ) Cst + Clc + Cpd + Cgs + Cgd ( G )
Cgd ( G ) = ϵ G A G D G + ϵ i A D D i
Vft ( B ) = VG Cgd ( B ) Cst + Clc + Cpd + Cgs + Cgd ( B )
Cgd ( B ) = ϵ B A B D B + ϵ i A D D i
其中,εG为绿色子像素GP中第一电容C1的介电系数且相关于绿色滤光薄膜CG的介电常数ε2及绝缘层310的介电常数εi,AG为像素电极250G与扫描线220的耦合面积,DG为像素电极250G与扫描线220间的距离且等于绿色滤光薄膜CG的厚度D2及绝缘层310的厚度Di的总和;εB为蓝色子像素BP中第一电容C1的介电系数且相关于蓝色滤光薄膜CB的介电常数ε3及绝缘层310的介电常数εi,AB为像素电极250B与扫描线220的耦合面积,DB为像素电极250B与扫描线220间的距离且等于蓝色滤光薄膜CB的厚度D3及绝缘层310的厚度Di的总和。
此外,由于形成红色滤光薄膜CR、绿色滤光薄膜CG与蓝色滤光薄膜CB的材质不同,因此介电常数ε1≠ε2≠ε3。并且,为了调整所显示的色彩浓度,通常厚度D1≠D2≠D3。由上述可知,造成馈通电压Vft(R)、Vft(G)及Vft(R)不同的主因为寄生电容Cgd(R)、Cgd(G)及Cgd(B)。因此,于设计上述寄生电容时,可以将介电常数(ε)及彩色滤光薄膜的厚度(D)至少选择一项来改变之。较佳地,同时改变上述的二个参数(介电常数(ε)及彩色滤光薄膜的厚度(D))。并且,由于第二电容C2在红色子像素RP、绿色子像素GP与蓝色子像素BP中彼此实质上相同,因此可调整在红色子像素RP、绿色子像素GP与蓝色子像素BP中第一电容C1的电容量为相同,亦即满足下列关系式:
ϵ R A R D R = ϵ G A G D G = ϵ B A B D B
并且,依据上述说明,此关系式可替换为下列关系式:
ϵ 1 A R D 1 = ϵ 2 A G D 2 = ϵ 3 A B D 3
请参照图2,在本实施例中,为了抑制画面的色偏及残影,则可使馈通电压Vft(R)及Vft(B)趋近于馈通电压Vft(G),亦即耦合面积AR>AB>AG,并且图示中增加的耦合面积仅用以示意,而非实际增加的耦合面积。
图4为依据本发明另一实施例的主动元件阵列基板的示意图。请参照图2及图4,在本实施例中,设定耦合面积AR、AB及AG为相同,并经由调整在红色子像素RP、绿色子像素GP与蓝色子像素BP中第二电容C2的电容量,使得寄生电容Cgd(R)、Cgd(G)及Cgd(B)为相同,亦即满足下列关系式:
ϵ R A R D R + ϵ i A 1 D i = ϵ G A G D G + ϵ i A 2 D i = ϵ B A B D B + ϵ i A 3 D i
其中,A1为红色子像素RP中漏极240D与扫描线220的耦合面积,A2为绿色子像素GP中漏极240D与扫描线220的耦合面积,A3为蓝色子像素BP中漏极240D与扫描线220的耦合面积。并且,为了抑制画面的色偏及残影,则可使馈通电压Vft(R)及Vft(B)趋近于馈通电压Vft(G),亦即耦合面积A1>A3>A2,并且图示中增加的耦合面积仅用以示意,而非实际增加的耦合面积。
综上所述,本发明实施例的主动元件阵列基板,其对应到不同彩色滤光薄膜的像素电极与扫描线的耦合面积会不同,以使不同子像素的第一电容彼此实质上相同,且各子像素内的第二电容彼此实质上相同。或者,对应不同彩色滤光薄膜的第一电容彼此不同,并且使各子像素内的第二电容彼此不同,但各子像素内的第一电容与第二电容的总和实质上相同。藉此,可抑制画面的色偏及残影。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种主动元件阵列基板,其特征在于,包括:
一基板;
多条扫描线,配置于该基板上;
多条数据线,配置于该基板上,这些扫描线与这些数据线交错以于该基板上定义出多个子像素区域;
多个像素,各该像素包括多个子像素,各该子像素分别配置于其中一子像素区域内,且各该子像素包括:
至少一晶体管,配置于该基板上,并与对应的扫描线及数据线电性连接,该晶体管具有一与对应的扫描线电性连接的栅极、一与对应的数据线电性连接的源极以及一漏极;
一像素电极,该像素电极与该漏极电性连接;
一彩色滤光薄膜,配置于其中一子像素区域内且位于该像素电极下方,其中部分该彩色滤光薄膜位于该像素电极与该扫描线之间,该像素电极与对应的扫描线耦合成一第一电容,而该漏极与对应的扫描线耦合成一第二电容;以及
其中在单一像素中,对应到不同彩色滤光薄膜的各该像素电极与该扫描线的耦合面积不同以使这些第一电容彼此实质上相同,且各该子像素内的该第二电容彼此实质上相同。
2.根据权利要求1所述的主动元件阵列基板,其特征在于,在单一像素中,这些彩色滤光薄膜至少包括一第一彩色滤光薄膜、一第二彩色滤光薄膜以及一第三彩色滤光薄膜,该第一彩色滤光薄膜的介电常数为ε1,该第二彩色滤光薄膜的介电常数为ε2,该第三彩色滤光薄膜的介电常数为ε3,而该第一彩色滤光薄膜的厚度为D1,该第二彩色滤光薄膜的厚度为D2,该第三彩色滤光薄膜的厚度为D3,而这些像素电极包括一第一像素电极、一第二像素电极以及一第三像素电极,该第一像素电极与该扫描线的耦合面积为A1,该第二像素电极与该扫描线的耦合面积为A2,该第三像素电极与该扫描线的耦合面积为A3,且满足下列关系式:
1×A1)/D1=(ε2×A2)/D2=(ε3×A3)/D3
3.根据权利要求2所述的主动元件阵列基板,其特征在于,ε1≠ε2≠ε3
4.根据权利要求2所述的主动元件阵列基板,其特征在于,D1≠D2≠D3
5.根据权利要求2所述的主动元件阵列基板,其特征在于,ε1≠ε2≠ε3,且D1≠D2≠D3
6.一种主动元件阵列基板,其特征在于,包括:
一基板;
多条扫描线,配置于该基板上;
多条数据线,配置于该基板上,这些扫描线与这些数据线交错以于该基板上定义出多个子像素区域;
多个像素,各该像素包括多个子像素,各该子像素分别配置于其中一子像素区域内,且各该子像素包括:
至少一晶体管,配置于该基板上,并与对应的扫描线及数据线电性连接,该晶体管具有一与对应的扫描线电性连接的栅极、一与对应的数据线电性连接的源极以及一漏极;
一像素电极,该像素电极与该漏极电性连接;
一彩色滤光薄膜,配置于其中一子像素区域内且位于该像素电极下方,其中部分该彩色滤光薄膜位于该像素电极与该扫描线之间,该像素电极与对应的扫描线耦合成一第一电容,而该漏极与对应的扫描线耦合成一第二电容;以及
其中在单一像素中,不同的彩色滤光薄膜致使这些第一电容彼此不同,而各该子像素内的该第二电容彼此不同,且各该子像素内的该第一电容与该第二电容的总和实质上相同。
7.根据权利要求6所述的主动元件阵列基板,其特征在于,在单一像素中,这些彩色滤光薄膜至少包括一第一彩色滤光薄膜、一第二彩色滤光薄膜以及一第三彩色滤光薄膜,该第一彩色滤光薄膜的介电常数为ε1,该第二彩色滤光薄膜的介电常数为ε2,该第三彩色滤光薄膜的介电常数为ε3,而该第一彩色滤光薄膜的厚度为D1,该第二彩色滤光薄膜的厚度为D2,该第三彩色滤光薄膜的厚度为D3,而各该像素电极与该扫描线的耦合面积为A,具有该第一彩色滤光薄膜的该子像素内的该第二电容为Cg1,具有该第二彩色滤光薄膜的该子像素内的该第二电容为Cg2,具有该第三彩色滤光薄膜的该子像素内的该第二电容为Cg3,且满足下列关系式:
1×A)/D1+Cg1=(ε2×A)/D2+Cg2=(ε3×A)/D3+Cg3。
8.根据权利要求6所述的主动元件阵列基板,其特征在于,在单一像素中,各该漏极与对应的扫描线的耦合面积不同。
CN2010102540754A 2010-08-12 2010-08-12 主动元件阵列基板 Expired - Fee Related CN101901802B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102540754A CN101901802B (zh) 2010-08-12 2010-08-12 主动元件阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102540754A CN101901802B (zh) 2010-08-12 2010-08-12 主动元件阵列基板

Publications (2)

Publication Number Publication Date
CN101901802A true CN101901802A (zh) 2010-12-01
CN101901802B CN101901802B (zh) 2012-11-07

Family

ID=43227213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102540754A Expired - Fee Related CN101901802B (zh) 2010-08-12 2010-08-12 主动元件阵列基板

Country Status (1)

Country Link
CN (1) CN101901802B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359692A (zh) * 2008-09-24 2009-02-04 友达光电股份有限公司 像素结构及其薄膜晶体管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359692A (zh) * 2008-09-24 2009-02-04 友达光电股份有限公司 像素结构及其薄膜晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN104914596B (zh) * 2014-03-14 2018-12-25 群创光电股份有限公司 显示装置
CN106405963A (zh) * 2016-10-31 2017-02-15 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板

Also Published As

Publication number Publication date
CN101901802B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
CN105243980B (zh) 薄膜晶体管阵列基板、显示面板及检测纯色画面的方法
CN104820325B (zh) 薄膜晶体管液晶显示器及阵列基板
CN103257494B (zh) 显示基板及显示装置
CN104483792B (zh) 阵列基板及显示装置
CN103163697B (zh) 像素阵列结构
CN106200167B (zh) 阵列基板及液晶显示器
CN106409208B (zh) 一种阵列基板及其制造方法、以及显示装置
CN103293809B (zh) 抗色偏显示面板
CN104678668A (zh) 薄膜晶体管阵列基板及液晶显示面板
CN202512325U (zh) 四色像素结构、四色液晶显示面板、阵列基板、彩膜基板
CN208156380U (zh) 一种像素排列结构、阵列基板、内嵌式触摸屏及显示装置
CN109872697A (zh) 一种阵列基板、显示面板、显示装置
CN103605241A (zh) 一种液晶显示面板
CN104701354A (zh) 一种显示基板、显示面板和显示装置
JP2018531429A (ja) 広視野角パネル及び表示装置
JP2018531429A6 (ja) 広視野角パネル及び表示装置
US20120268707A1 (en) Liquid crystal display device
CN106990634A (zh) 显示像素结构、阵列基板及显示装置
CN106683635A (zh) Rgbw显示面板驱动电路结构
CN103676373A (zh) 一种阵列基板及其制备方法、显示装置
CN105261339A (zh) 液晶显示设备及液晶面板与液晶面板的驱动方法
CN104678670A (zh) 一种阵列基板、显示面板和显示装置
US20170153505A1 (en) Tft substrates and liquid crystal panels
CN104503179A (zh) 显示器及其驱动方法、显示装置
CN106773403A (zh) 像素单元结构及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

Termination date: 20200812

CF01 Termination of patent right due to non-payment of annual fee