CN101614923B - 画素组 - Google Patents

Abstract

本发明涉及一种画素组包括二扫描线、一数据线以及二画素。二扫描线彼此平行而数据线与二扫描线相交。二画素位于二扫描线之间并分别位于数据线的两侧。各画素包括一主动组件、一画素电极、一储存电容电极以及一汲极补偿图案。主动组件邻近数据线配置，且包括一闸极、一源极以及一汲极。储存电容电极与画素电极至少部分重迭，且包括一支部。支部位于画素电极远离数据线的一侧，且具有一凹陷。凹陷位于支部接近数据线的一侧。汲极补偿图案连接汲极。至少部份汲极补偿图案位于凹陷中。支部在凹陷远离闸极的一侧未与汲极补偿图案重迭。本发明可以补偿因为制程误差而造成的闸极汲极寄生电容的变化，设计新颖、合理，具有较好的市场价值。

Description

画素组

技术领域

本发明是有关于一种画素组，且特别是有关于一种具有电容补偿设计的画素组。

背景技术

一般而言，主动式液晶显示器主要由主动组件数组基板、彩色滤光片(color filter)和液晶层(liquidcrystal layer)所构成。图1为习知的一种主动组件数组的俯视示意图。请参照图1，主动组件数组100主要是由以数组排列的多个画素110所构成。其中，各个画素110均是由一扫描线(scanline)112、一数据线(dateline)114、一主动组件116以及与主动组件116对应配置的一画素电极(pixel electrode)118所组成。

值得一提的是，为了节省数据线114配置数量以减轻驱动芯片的负担或是使用数量，主动组件数组100中，相邻两个画素110共享一条资料线114。亦即，主动组件数组100的画素110是两两成组配置的。同时，为了稳定液晶显示器的显示画面，画素110中还可配置有储存电容电极120。另外，为了增加画素电极118的配置面积，主动组件116可以直接配置于扫描线112上，也就是说扫描线112与主动组件116部分共享。

图2为应用图1的主动组件数组的液晶显示器的等效电路示意图。请参照图2，在习知主动式液晶显示器的单一画素中，通常包含一主动组件116、一液晶电容C_LC以及一储存电容(storage capacitance)C_st。

请同时参照图1及图2，液晶电容C_LC是由主动组件数组100上的画素电极118与彩色滤光片上的共享电极(common electrode)(未绘示)耦合而成。储存电容C_st则是由画素电极118与储存电容电极120耦合而成，且储存电容C_st是与液晶电容C_LC并联。另外，主动组件116的闸极G、源极S以及汲极D分别与扫描线112、数据线114以及液晶电容C_LC中的画素电极118连接。主动组件116的闸极G与汲极D之间有互相重迭的区域，亦即图1中所绘示的斜线区域。因此，在闸极G与汲极D之间会存有一闸极汲极寄生电容(parasitic capacitance)C_gd。

请再参照图1及图2，一般而言，施加在液晶电容C_LC上的电压与液晶分子的光穿透率之间具有特定关系。因此，只要依据所要显示的画面来控制施加在液晶电容C_LC上的电压，即可使显示器显示预定的画面。但由于闸极汲极寄生电容C_gd的存在，液晶电容C_LC上所保持的电压将会随着数据配线114上的讯号变化而有所改变。此电压变动量称为馈通电压(feed-through voltage)ΔVp，其可表示为公式(1)：

$\mathrm{\Δ}{V}_p=\frac{C_{\mathrm{gd}}}{C_{\mathrm{gd}}+C_{\mathrm{st}}+C_{\mathrm{LC}}}\mathrm{\Δ}{V}_g---\left(1\right)$

其中ΔVg为施加于扫描线112上的脉冲电压的振幅。

在目前的主动组件数组制程中，机台移动时的位移偏差量将导致各个组件的位置有所差异。特别是，主动组件116的闸极G与汲极D的重迭面积(见图1的斜线区域)不同时，将使得闸极汲极寄生电容C_gd不同。如此一来，成对的各个画素100中的馈通电压ΔVp不相同，进而在显示过程中产生显示亮度不均匀的问题。

发明内容

本发明提供一种画素组，其设计可以补偿因为制程误差而造成的闸极汲极寄生电容的变化。

本发明提出一种画素组，包括二扫描线、一数据线以及二画素。二扫描线彼此平行，而数据线与二扫描线相交。二画素位于二扫描线之间，并分别位于数据线的两侧。二画素分别电性连接二扫描线，其中各画素包括一主动组件、一画素电极、一储存电容电极以及一汲极补偿图案。一主动组件邻近数据线配置，且主动组件包括一闸极、一汲极以及一源极。闸极电性连接对应的其中一条扫描线。源极电性连接数据线。源极与汲极分别位于闸极的两侧。画素电极电性连接汲极。储存电容电极与画素电极至少部分重迭，且储存电容电极包括一支部。支部位于画素电极远离数据线的一侧，且具有一凹陷。凹陷位于支部接近数据线的一侧。汲极补偿图案连接汲极，且至少部份汲极补偿图案位于凹陷中。支部在凹陷远离闸极的一侧未与汲极补偿图案重迭。

在本发明的一实施例中，上述的支部在凹陷接近闸极的一侧与汲极补偿图案的边缘实质上切齐。

在本发明的一实施例中，上述的其中一画素的支部在凹陷接近闸极的一侧与汲极补偿图案部分重迭，而另一画素的支部未与汲极补偿图案部分重迭。

在本发明的一实施例中，上述的各画素的支部在凹陷远离闸极的一侧与汲极补偿图案之间的一第一距离大于在凹陷接近闸极的一侧与汲极补偿图案之间的一第二距离。

在本发明的一实施例中，上述的各画素的储存电容电极为U型，且储存电容电极实质上围绕于画素电极的边缘。

在本发明的一实施例中，上述的各画素的主动组件更包括一半导体图案，其位于闸极与源极、汲极之间。

在本发明的一实施例中，上述的各闸极位于对应的其中一扫描线中。

在本发明的一实施例中，上述的画素组更包括一连接图案，以使二画素的二储存电容电极电性连接。举例而言，连接图案与二画素的二储存电容电极一体成型。

在本发明的一实施例中，上述的各画素的汲极补偿图案与汲极一体成型。

在本发明的一实施例中，上述的各画素的支部在凹陷所在位置的线宽小于其它位置的线宽。

基于上述，本发明的画素组在储存电容电极中形成凹陷并使汲极补偿图案延伸至凹陷中，以补偿闸极与汲极之间的闸极汲极寄生电容变化。因此，本发明的画素组应用于显示器时有助于提高显示器的显示均匀性。另外，本发明的画素组不需新增额外的组件而不会造成制程成本的负担。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为习知的一种主动组件数组的俯视示意图。

图2为应用图1的主动组件数组的液晶显示器的等效电路示意图。

图3是本发明的一实施例的画素组的俯视示意图。

图4是本发明的另一实施例的画素组的俯视示意图。

附图中主要组件符号说明：

100：主动组件数组

110、230A、230B：画素

112、210A、210B：扫描线

114、220：资料线

116、232A：主动组件

118、234A：画素电极

120、236A：储存电容电极

200、200’：画素组

238A、238B：汲极补偿图案

240A、240B：支部

242A、242B：凹陷

244A、244B、246A、246B：一侧

A：箭头

C：半导体图案

C_gd：闸极汲极寄生电容

C_LC：液晶电容

C_st：储存电容

D：汲极

d1、d2：距离

G：闸极

S：源极

具体实施方式

图3是本发明的一实施例的画素组的俯视图。请参照图3，画素组200包括二扫描线210A、210B、一数据线220以及二画素230A、230B。二扫描线210A与210B彼此平行，而数据线220与二扫描线210A、210B相交。二画素230A、230B位于二扫描线210A、210B之间，并分别位于数据线220的两侧。二画素230A、230B分别电性连接二扫描线210A、210B。

画素230A包括一主动组件232A、一画素电极234A、一储存电容电极236A以及一汲极补偿图案238A。同样地，画素230B也包括一主动组件232B、一画素电极234B、一储存电容电极236B以及一汲极补偿图案238B。在本实施例中，画素230A与画素230B中各组件之间的相对数据线220的配置关系是相同的，所以以下先以画素230A进行说明。

画素230A的主动组件232A邻近数据线220配置，且主动组件232A包括一闸极G、一汲极D以及一源极S。闸极G电性连接对应的其中一条扫描线210A。此外，主动组件232A更包括一半导体图案C，其位于闸极G与源极S、汲极D之间。在本实施例中，主动组件232A所在位置是在扫描线210A上。也就是说，画素230A的闸极G是位于扫描线210A中并与扫描线210A一体成型。源极S电性连接数据线220。源极S与汲极D分别位于闸极G的两侧。画素电极234A则电性连接汲极D。

在此，储存电容电极236A与画素电极234A至少部分重迭，且储存电容电极236A包括一支部240A。支部240A位于画素电极234A远离数据线220的一侧，且具有一凹陷242A。凹陷242A位于支部240A接近资料线220的一侧，其中支部240A在凹陷242A所在位置的线宽小于其它位置的线宽。

汲极补偿图案238A连接汲极D，且至少部份汲极补偿图案238A位于凹陷242A中。支部240A在凹陷242A远离闸极G的一侧未与汲极补偿图案238A重迭。在本实施例中，汲极补偿图案238A例如是与汲极D为一体成型。也就是说，汲极补偿图案238A是由汲极D远离数据线220方向延伸，并沿着支部240A边缘弯折而部分地延伸至凹陷242A中。

在本实施例中，各画素230A与230B的储存电容电极236A与236B为U型，且储存电容电极236A与236B实质上分别地围绕于画素电极234A与234B的边缘。支部240A与240B实质上为U型储存电容电极236A与236B远离资料线220的其中一个分支。另外，画素组200更包括一连接图案250，以使二储存电容电极236A与236B电性连接。举例而言，连接图案250与二储存电容电极236A与236B一体成型。当然，U型的储存电容电极236A与236B设计仅为本实施例举例说明之用，本发明不限于此。

由先前技术段落中所描述的公式(1)可知，闸极G与汲极D之间的闸极汲极寄生电容C_gd会影响画素组200应用于显示器时的显示质量，而闸极G与汲极D的重迭面积即是影响此闸极汲极寄生电容C_gd最重要的关键。因此，画素组200的设计较佳是使画素230A与画素230B中闸极G与汲极D的重迭面积相同，如图3所示。此时，支部240A在凹陷242A接近闸极G的一侧与汲极补偿图案238A的边缘实质上切齐。在另一个画素230中，支部240B在凹陷242B接近闸极G的一侧与汲极补偿图案238B的边缘也是实质上切齐。

当然，本发明不限于此，在其它的实施例中，支部240A在凹陷242A接近闸极G的一侧与汲极补偿图案238A的边缘可以部分重迭。同时，支部240B在凹陷242B接近闸极G的一侧与汲极补偿图案238B的边缘也部份重迭。值得一提的是，支部240A与汲极补偿图案238A的重迭面积较佳是等于支部240B与汲极补偿图案238B的重迭面积。

本实施例的主动组件232A与主动组件232B的结构大致上是呈现点对称的关系。在制程中若发生对位上的误差，将使主动组件232A与主动组件232B中闸极G与汲极D间的重迭面积不同。此时，闸极汲极寄生电容C_gd在两画素230A与230B之间将会有不同的电容值，而影响两画素230A与230B的显示效果。换言之，制程上的对位误差可使画素组200应用于显示器时出现显示不均的情形。

为了补偿对位误差所造成的负面影响，本实施例的画素230A与画素230B中配置有汲极补偿图案238A以及238B。此外，本实施例的画素230A与画素230B的储存电容电极236A与236B中配置有凹陷242A与凹陷242B。一但发生制程误差而使汲极D的位置偏移则汲极补偿图案238A与汲极补偿图案238B的位置也会改变。此时，两画素230A与230B的闸极G与汲极D之间的重迭面积会有所不同。此外，汲极补偿图案238A与支部240A之间的重迭面积也不同于汲极补偿图案238B与支部240B之间的重迭面积。因此，对位误差所造成的闸极汲极寄生电容C_gd变化可以获得补偿。

详言之，图4是本发明的另一实施例的画素组的俯视示意图。请参照图4，画素组200’与前述的画素组200实质上相同，其主要差异在于画素组200’的汲极D、源极S与数据线220相对扫描线210A、210B与储存电容电极236A、236B朝箭头A的方向偏移。也就是说，画素组200’的组件与画素组200的组件相同但相对配置位置不一致。

具体而言，在制作画素组220’时，扫描线210A、210B与储存电容电极236A、236B为相同膜层，所以会在同一道制程步骤中被图案化。同样地，汲极D、源极S、汲极补偿图案238A、238B与数据线220为相同膜层，而也会在同一道制程步骤中被图案化。因此，只要其中一道制程步骤沿箭头A的方向上发生了对位误差，则两膜层的图案将产生相对的偏移，而产生如画素组200’的结构。值得一提的是，画素组200’的组件配置关系在本发明中仅为举例说明之用，并非用以限定本发明。在其它的制程误差条件下，画素组200’的各组件之间可能有不同的配置关系或是布局方式(layout)。

假设制程中未发生对位误差，则画素230A与画素230B中闸极G与汲极D之间的重迭面积应该相等，如图3所绘示。不过，汲极D所在膜层相对扫描线210A沿箭头A的方向偏移时，画素230A的闸极G与汲极D之间的重迭面积会相对变小。同时，画素230B的闸极G与汲极D之间的重迭面积会相对变大。因此，画素230A的闸极G与汲极D之间的闸极汲极寄生电容C_gd将与画素230B的闸极G与汲极D之间的闸极汲极寄生电容C_gd有所不同而造成显示不均的负面影响。

在本实施例中，制程的对位误差也会使汲极补偿图案238A与238B相对储存电容电极236A、236B沿箭头A的方向偏移。因此，在画素230B中，支部240B在凹陷242B接近闸极G的一侧244B与汲极补偿图案238B部分重迭。同时，在画素230A中，支部238A未与汲极补偿图案238A重迭。具体而言，在画素230A中，支部238A在凹陷242A远离闸极G的一侧246A与汲极补偿图案238A之间的一第一距离d1例如是大于在凹陷242A接近闸极G的一侧244A与汲极补偿图案238A之间的一第二距离d2。不过，本发明不限于此，随着制程对位误差的程度不同，第一距离d1与第二距离d2的大小将呈现不同的关系。

汲极补偿图案238A与238B的位移将使闸极G与汲极D之间的闸极汲极寄生电容C_gd差异获得补偿。详言之，制程误差的影响使得画素230A的闸极汲极寄生电容C_gd较理想值小，而画素230B的闸极汲极寄生电容C_gd较理想值大。因此，由先前技术所描述的公式(1)可知，画素组200’若未配置汲极补偿图案238A、238B与凹陷242A、242B时，画素230B的馈通电压ΔVp可能较画素230A的馈通电压高ΔVp。在本实施例中，支部240B与汲极补偿图案238B部份重迭所造成的电容耦合效应有助于提高储存电容C_st的大小而降低画素230B的馈通电压ΔVp。如此一来，画素230A与画素230B的馈通电压ΔVp差异可以有效减小，而有助于提高画素组200’的显示均匀性。

在汲极补偿图案238A、238B与凹陷242A、242B的补偿作用下，画素230A与画素230B的馈通电压ΔVp可以大致相等。也就是说，本实施例的设计可以有效地补偿因为对位误差而对画素组200’的显示效果所造成的负面影响。进一步而言，本实施例的画素组200’中，汲极补偿图案238A、238B与汲极D为一体成型且在相同的制程步骤中形成，所以本实施例不需新增任何组件。亦即，本实施例的画素组200’在不增加制程成本的前提之下，可以有效补偿因为制程对位误差所造成的负面影响。

综上所述，本发明的画素组利用汲极补偿图案与共享电极的支部的凹陷提供补偿作用以降低制程对位误差所造成的负面影响。具体而言，制程误差会使本发明的画素组中两画素的汲极以及汲极补偿图案同时地偏移而影响两画素的闸极汲极寄生电容与储存电容的电容值。因此，两画素的馈通电压可以获得补偿而使本发明的画素组应用于显示器时具有良好的显示均匀性。此外，本发明的汲极补偿图案是由汲极所延伸出来，而支部为储存电容电极的一部份，所以本发明的画素组不需新增任何组件。换言之，本发明的画素组除了可以补偿对位误差的负面影响外，其制作方法可以整合于习知画素组的制程步骤当中，而不会增加制程成本也不会使制程步骤复杂化。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (7)

1.一种画素组，其特征在于，包括：

二扫描线，彼此平行；

一数据线，与该二扫描线相交；

二画素，位于该二扫描线之间，并分别位于该数据线的两侧，且该二画素分别电性连接该二扫描线，其中各该画素包括：

一主动组件，邻近该数据线配置，该主动组件包括：

一闸极，电性连接对应的其中一该扫描线；

一源极，电性连接该数据线；

一汲极，该源极与该汲极分别位于该闸极的两侧；

一画素电极，电性连接该汲极；

一储存电容电极，该储存电容电极与该画素电极至少部分重迭，且该储存电容电极包括一支部，该支部位于该画素电极远离该数据线的一侧，且具有一凹陷，而该凹陷位于该支部接近该数据线的一侧；以及

一汲极补偿图案，连接该汲极，且至少部份该汲极补偿图案位于该凹陷中，而该支部在该凹陷远离该闸极的一侧未与该汲极补偿图案重迭，该支部在该凹陷接近该闸极的一侧与该汲极补偿图案的边缘实质上切齐；

其中一该画素的该支部在该凹陷接近该闸极的一侧与该汲极补偿图案部分重迭，而另一该画素的该支部未与该汲极补偿图案部分重迭，其中各该画素的该支部在该凹陷远离该闸极的一侧与该汲极补偿图案之间的一第一距离大于在该凹陷接近该闸极的一侧与该汲极补偿图案之间的一第二距离。

2.根据权利要求1所述的画素组，其特征在于，其中各该画素的该储存电容电极为U型，且该储存电容电极实质上围绕于该画素电极的边缘。

3.根据权利要求1所述的画素组，其特征在于，其中各该画素的该主动组件更包括一半导体图案，位于该闸极与该源极、该汲极之间。

4.根据权利要求1所述的画素组，其特征在于，其中各该闸极位于对应的其中一该扫描线中。

5.根据权利要求1所述的画素组，其特征在于，更包括一连接图案，以使该二画素的该二储存电容电极电性连接。

6.根据权利要求1所述的画素组，其特征在于，其中各该画素的该汲极补偿图案与该汲极一体成型。

7.根据权利要求1所述的画素组，其特征在于，其中各该画素的该支部在该凹陷所在位置的线宽小于其它位置的线宽。

Images