JP5330535B2

JP5330535B2 - 表示装置

Info

Publication number: JP5330535B2
Application number: JP2011537163A
Authority: JP
Inventors: 恵一伊奈; 泰佳海瀬; 圭介吉田; 和宏前田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2009-10-20
Filing date: 2010-06-04
Publication date: 2013-10-30
Anticipated expiration: 2030-06-04
Also published as: CN102576162A; EP2492741A1; US20120188212A1; EP2492741A4; JPWO2011048843A1; WO2011048843A1

Description

本発明は、表示装置に関する。より詳しくは、画素に保持容量が形成されるアクティブマトリクス駆動型の表示装置に関するものである。

近年、スイッチング素子としてＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性の基板の間に液晶層が配置されてなる液晶表示パネル等の表示パネルを備える。表示パネルの一方の基板には、ゲートライン（走査信号線）とソースライン（映像信号線）とが格子状に設けられ、画像を形成するための画素電極がマトリクス状に配置されている。ゲートラインとソースラインとの交点近傍にはＴＦＴが設けられ、画素電極への電圧の印加が制御される。また、表示パネルの他方の基板には、画素電極との間に電圧を印加するための共通電極が設けられており、画素電極と共通電極とによって容量が形成されている。

このような表示装置では、各ゲートラインを１水平走査期間ずつ順次に選択するために、各ゲートラインへの走査信号の印加が１垂直走査期間を周期として繰り返される。このため、画素電極と共通電極とによって形成される各々の液晶容量等の容量に蓄積された電荷は、ほぼ１垂直走査期間保持されなければならない。ところが、当該容量だけではその蓄積された電荷が保持されない場合には、当該容量と並列に保持容量が設けられる。保持容量は、一般的に、画素電極又は画素電極と電気的に接続された対向電極と、保持容量配線とによって形成される。

上記保持容量配線を利用して、画素電極の画素の電位を突き上げる容量結合駆動を行うことができる。これにより、ソース信号の電圧の振幅を小さくすることができ、充分なコントラストを得ることが可能となる。このような容量結合駆動としては、例えば、アクティブマトリクス基板を用いた液晶表示装置において、スイッチング素子のオン電位（Ｖｇｔ）およびオフ電位（Ｖｇｂ）からなる本来の走査信号（ソース信号）と、寄生容量による電位降下と液晶のしきい値電圧を補償する２つのバイアス電位（Ｖｅ（＋），Ｖｅ（−））とに分けて供給することにより、スイッチング素子に印加される走査信号の最大振幅を低減することができ、信頼性を高めると共にコストの削減を図った液晶表示装置（例えば、特許文献１参照。）が開示されている。また、共通電極線駆動回路の出力が２値ですむので、その出力回路の構成が簡単になり、このうち片方の電位を可変とすることでブライト調整を実現できる液晶表示装置（例えば、特許文献２参照。）が開示されている。

ところで、表示装置は、液晶の劣化を抑えて表示品位を維持するために交流化駆動が行われ、通常、１行の画素ごとに画素電極の電位の極性を反転させる（１Ｈ〔Ｈｏｒｉｚｏｎｔａｌ〕ライン反転ともいう）。なお、ゲートラインと平行な方向を水平（Ｈｏｒｉｚｏｎｔａｌ）としている。

表示装置、特に光センサー搭載機種等においては、上述した１Ｈライン反転を行うと共に、光センサー回路等の付加回路を配置するスペースがある画素構造とするために奇数行の画素と偶数行の画素とで共用される保持容量配線を有することになる。このような奇数行の画素と偶数行の画素とで保持容量配線を共用させた表示装置（例えば、特許文献３参照。）が開示されている。

特開平１０−３９２７７号公報特開２００１−８３９４３号公報国際公開第２００９−０４１１１２号パンフレット

１Ｈライン反転を行う表示装置においては、直上下画素が自画素と異極性となる。このため、上下画素の電位変動の影響の受け方が変わることがなく、均一表示の信号を入れているのにもかかわらず当該影響によるスジ等が発生してしまうことがない。したがって、当該影響を考慮した設計をしなくてもよいものである。一方で、容量結合での画素電極の電位の突き上げ・突き下げは、１行の画素ごとに行うことになる。このため、上述した１Ｈライン反転を行う表示装置においては、２行の画素で共用される保持容量配線を利用して容量結合駆動を行うことができなかった。そして、光センサー回路等の付加回路を配置するスペースがある画素構造としたうえで、容量結合駆動を行うためには、図５に示すように、保持容量配線２４を分割して配置することとなった。なお、図６は、図５に示した表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。図７は、従来の表示装置における１Ｈライン反転を示す概念図である。図７中、１つの＋又は−は、それぞれ１つの画素に対応し、当該画素における画素電極の電位の極性を表す。

上述した保持容量配線を２行の画素で共用する表示装置において、容量結合駆動を適用し、ソース信号の電圧の振幅を小さくしてコントラスト比を向上させるための工夫の余地があった。また、図５に示した保持容量配線２４を分割する表示装置においては、画素の開口率及び歩留まりを充分に優れたものとする点で工夫の余地があった。すなわち、表示装置において、保持容量配線を２行の画素で共用するものとして画素の開口率の低下及び歩留まりの低下を充分に防止したうえで、容量結合駆動を行うことを可能にすることが望まれるところであった。
本発明は、上記現状に鑑みてなされたものであり、保持容量配線を２行の画素で共用させて開口率の低下及び歩留まりの低下を充分に防止したうえで、容量結合駆動を行うことが可能な表示装置を提供することを目的とするものである。

本発明者らは、保持容量部において保持容量配線を２行の画素で共用し、開口率の低下及び歩留まりの低下を充分に防止したうえで容量結合駆動を行うことが可能な表示装置について種々検討したところ、表示装置における画素電極の電位の極性に着目した。そして、上記表示装置において、保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行うことができることを見いだした。したがって、容量結合駆動を行うことの利点と共に、保持容量配線が２行の画素で共用されて、保持容量配線が占める面積を削減して開口率を向上させる効果が得られることを見いだすとともに、保持容量配線のパターンの簡素化によって製品歩留まりを向上させることができることをも見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置であって、上記表示装置は、奇数行の画素と偶数行の画素との境界領域に保持容量部を有し、上記保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有し、上記奇数行の画素には、該奇数行の画素用の対向電極に電気的に接続された画素電極が設けられ、上記偶数行の画素には、該偶数行の画素用の対向電極に電気的に接続された画素電極が設けられ、上記保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させ、かつ、上記保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行う表示装置である。なお、マトリクス状に配列された画素とは、行方向及び列方向に複数配置された画素であればよく、デルタ配列の画素も含まれる。

本発明の表示装置は、上記保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させること（２Ｈライン反転ともいう。）で、保持容量配線を共用する２行の画素を同じ極性の電圧で駆動することができるため、保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させることができる。言い換えれば、保持容量配線を分割しないで容量結合駆動を行うことができる。したがって、開口率低下を充分に防止することができる。また、分割した保持容量配線間の短絡による歩留まり低下を充分に防止することができる。更に、容量結合駆動を行うことの利点を得ることが可能となる。

上記容量結合駆動での画素電位は、下記式で表される。
Ｖ_ｐｉｘ＝Ｖ_ｓｌ＋Ｃ_ｃｓ／Ｃ_ｐｉｘ×ΔＶ_ｃｓ
上記式中、Ｖ_ｐｉｘは、画素電位である。Ｖ_ｓｌは、ソース信号電圧である。Ｖ_ｃｓは、保持容量配線電圧である。Ｃ_ｃｓは、保持容量である。Ｃ_ｐｉｘは、画素容量（＝保持容量＋液晶容量＋寄生容量）である。
本発明の表示装置は、容量結合駆動を行うことにより、従来駆動よりもＶ_ｓｌ振幅を小さくすることができる。また、ドライバの制限からＶ_ｓｌ振幅には限界があるため、容量結合駆動を行うことにより高電圧印加が可能となる。高電圧印加が可能となることで液晶パネルの透過率ひいては液晶パネルの輝度（表示性能）を向上させることができる。更に、保持容量配線の２本分割が必要なくなるため、この保持容量配線間リークで生じる歩留り低下を避けられることができ、このような歩留り向上によってコスト低減が可能となる。

上記保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有する。
言い換えれば、上記保持容量配線は、１本で２行の画素の保持容量を形成するといえ、従来１行の画素ごとに設けられていた保持容量配線を２行の画素ごとに設けることになる。したがって、上記保持容量配線は、平行に複数存在する奇数行の画素と偶数行の画素との境界領域に対し、１つおきに配置されることになる。したがって、保持容量配線が画素ごとに配置される表示装置と比較して、保持容量配線の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線の設置面積を減らすことに代えて、又は、保持容量配線の設置面積を減らすことに加えて、保持容量配線１本あたりの配線幅を広げれば電気抵抗を低減させることができ、クロストークの抑制等を図ることができる。更に、保持容量配線のパターンの簡素化による歩留り向上も可能となる。本発明は、容量結合駆動を行うことの利点に加えて、このような奇数行及び偶数行の画素で共用される保持容量配線を用いることの利点をも達成したものであるといえる。なお、本発明において、保持容量配線及び対向電極の少なくとも一方は、金属等の遮光性の導電材料から形成されるものであることが好ましい。また、上記保持容量配線は、奇数行の画素用の対向電極と、偶数行の画素用の対向電極とそれぞれ絶縁膜を挟んで対向することが好ましい。上記対向電極は、保持容量配線と対向する保持容量用電極をいう。

本発明の表示装置の好ましい形態としては、本発明の表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有する形態が挙げられる。この形態によれば、画素同士の境界領域において、奇数行の画素の対向電極と偶数行の画素の対向電極とが近接し、奇数行及び偶数行の画素において共用される保持容量配線の配置が容易となる。このため、本発明の効果を更に充分に発揮することができる。

本発明の表示装置の好ましい形態としては、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有する形態が挙げられる。本発明においては、上記画素構造を有する表示装置において容量結合駆動を行うとともに保持容量配線を２行の画素ごとに設けることができるので、それにより保持容量配線が配置されなくなる奇数行の画素と偶数行の画素との間の領域を活用することが可能となる。例えば、この領域に上記共通の付加回路を配置することにより、画素ごとに独立した付加回路を他の領域に形成する場合に比べて開口率を高めることが可能となる。上記付加回路の種類としては、例えば、光センサー用回路、メモリー回路が挙げられる。中でも、上記付加回路は、光センサー用回路である形態が好適である。

上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

本発明によれば、保持容量配線が奇数行の画素及び偶数行の画素で共用される表示装置において、容量結合駆動を行うことができるとともに、保持容量配線の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線のパターンの簡素化による歩留り向上も可能となる。

実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。図１のＡ−Ｂ線に沿った切断面の構成を示す断面模式図である。実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。実施形態１の表示装置における２Ｈライン反転を示す概念図である。従来の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。従来の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。従来の表示装置における１Ｈライン反転を示す概念図である。

以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。例えば、以下の実施形態は、液晶表示装置に関するものであるが、本発明の表示装置はそれに限定されるものではない。

実施形態１
本実施形態の液晶表示装置は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置である。
本実施形態の液晶表示装置における画素の駆動制御は、薄膜トランジスタ（ＴＦＴ）、画素電極が画素ごとにマトリクス状に配置されたアクティブマトリクス基板において行われる。図１は、実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。図２は、図１のＡ−Ｂ線に沿った切断面の構成を示す断面模式図である。

図１に示すように、アクティブマトリクス基板においては、ＴＦＴ及び画素電極１８は画素ごとに配置されている。ＴＦＴは、シリコンで形成されたＴＦＴ半導体層１２とゲートライン１４とがゲート絶縁膜を挟んで重なり合う部分の一方の側に、第一のコンタクトホール３１によってソースライン１６に接続される部分が設けられ、他方の側に、第二及び第三のコンタクトホール３２、３３によって画素電極１８に接続される部分が設けられた構成を有する。ゲートライン１４を通じて走査信号が供給されると、ＴＦＴ半導体層１２が導通し、ソースライン１６を通じて供給される画像信号が画素電極１８に供給されることになる。

本実施形態においては、図１に示すように、図１中の上段に示された奇数行の画素と、図１中の中段に示された偶数行の画素とは、互いに反転した構成を有しており、奇数行の画素と偶数行の画素との境界線を中心軸として線対称の関係にある。このため、画素同士の境界領域において、奇数行の画素の対向電極２２ａと偶数行の画素の対向電極２２ｂが近接し、奇数行及び偶数行の画素において共用される保持容量配線２４の配置が容易となる。本実施形態では、奇数行の画素において画素電極１８の下端部と重なり合うように対向電極２２ａが設けられ、偶数行の画素において画素電極１８の上端部と重なり合うように対向電極２２ｂが設けられており、保持容量配線２４は、両対向電極２２ａ、２２ｂと重なり合う領域及び両対向電極２２ａ、２２ｂ間の領域に形成されている。また、本実施形態では、画素ごとに対向電極２２の配置がずれることによって保持容量の値がばらつくのを防止するために、対向電極２２の配置精度に対応した余裕分（マージン）だけ保持容量配線２４が太く形成されている。

また、本実施形態のアクティブマトリクス基板は、図２に示すように、基板１１側から順にＴＦＴ半導体層１２、ゲート絶縁膜１３、ゲートライン１４、第一の層間絶縁膜１５、ソースライン１６、第二の層間絶縁膜１７、画素電極１８、配向膜１９が順次積層して形成された構造を有する。また、ＴＦＴ半導体層１２と同じ階層には、対向電極２２がＴＦＴ半導体層１２と同じ材料により形成され、ゲートライン１４と同じ階層には保持容量配線２４がゲートライン１４と同じ材料により形成され、対向電極２２と保持容量配線２４とがゲート絶縁膜１３を挟んで対向する。ＴＦＴ半導体層１２と対向電極２２とは、フォトリソグラフィーにより同時に形成することができる。同様に、ゲートライン１４と保持容量配線２４とは、フォトリソグラフィーにより同時に形成することができる。

本実施形態において、画素電極１８は長方形で形成されており、説明の便宜上、画素電極１８が配置される基板面内の領域を画素と称し、その長辺に沿った方向を縦方向と称し、その短辺に沿った方向を横方向と称する。ゲートライン１４は、画素の中央を横方向に延び、ソースライン１６は画素同士の間を縦方向に延び、これらは直交している。ゲートライン１４は、ソースライン１６と直交する部分の近傍で枝分かれした分岐部１４ａを有しており、分岐部１４ａもゲート絶縁膜１３を挟んでＴＦＴ半導体層１２と重なり合っている。このように、ゲートライン１４とＴＦＴ半導体層１２とは、ゲートラインの分岐部１４ａを含めて画素ごとに２ヶ所で重なり合っており、デュアルゲート構造を有している。

図１及び図２において、ソースライン１６は、画素の右上に位置し、かつ第一の層間絶縁膜１５及びゲート絶縁膜１３を貫通する第一のコンタクトホール３１により、ＴＦＴ半導体層１２と電気的に接続されている。ＴＦＴ半導体層１２は、ソースライン１６に沿って線状に延び、画素の右端の中央付近においてゲートライン１４及びその分岐部１４ａとの重なり部（チャネル）を形成し、画素の右端の下寄りの位置で画素中央側に屈曲する。そして、ＴＦＴ半導体層１２は、画素の下端近傍、右寄りに位置し、かつゲート絶縁膜１３及び第一の層間絶縁膜１５を貫通する第二のコンタクトホール３２により、ソースライン１６と同じ階層に設けられた島状の導電部２６と電気的に接続されている。島状の導電部２６は、第二の層間絶縁膜１７を貫通する第三のコンタクトホール３３により、画素電極１８と電気的に接続されている。

また、本実施形態においては、図１に示すように、奇数行の画素のＴＦＴ半導体層と偶数行の画素のＴＦＴ半導体層とは一体化されている。本実施形態においては同一列の画素のＴＦＴ半導体層１２は、それぞれ共通のソースライン１６に接続されることから、奇数行の画素のＴＦＴ半導体層と偶数行の画素のＴＦＴ半導体層との一体化が可能である。例えば、図１において、図１中の中段の画素と下段の画素とで一体化されたＴＦＴ半導体層１２は、第一のコンタクトホール３１から上方に延び、図１中の中段に示された偶数行の画素の画素電極１８との接続に用いられる部分と、第一のコンタクトホール３１から下方に延び、図１中の下段に示された奇数行の画素の画素電極１８との接続に用いられる部分とを有している。このように、第一のコンタクトホール３１を奇数行の画素と偶数行の画素とで共用することにより、コンタクトホールの数を減らし、開口率を向上させることができる。また、本実施形態においては、図１中の上段に示された奇数行の画素と、図１中の中段に示された偶数行の画素との境界領域に保持容量配線２４が設けられ、かつ図１中の中段に示された偶数行の画素と、図１中の下段に示された奇数行の画素との間に第一のコンタクトホール３１が設けられることにより、開口率の向上が図られている。

本実施形態においては、奇数行の画素の対向電極２２ａと偶数行の画素の対向電極２２ｂとは、保持容量配線２４の延伸方向に沿って互いに平行に配置されているが、保持容量配線を細くする場合や画素電極の長辺側に位置させる場合には、両対向電極を保持容量配線の延伸方向に並んで配置させてもよい。保持容量配線の延伸方向に沿って互いに平行な配置では、両対向電極間に電極の配置精度に応じたマージンを確保する必要があり、保持容量配線の細線化が困難な場合がある。これに対し、両対向電極を保持容量配線の延伸方向に並んで配置させた形態では、両対向電極間のマージンは保持容量配線の配線幅に影響しない。

また、本実施形態においては、第一の層間絶縁膜１５及びゲート絶縁膜１３を貫通し、ソースライン１６とＴＦＴ半導体層１２とを電気的に接続する第一のコンタクトホール３１は、１つのＴＦＴ半導体層１２につき１つ設けられているが、１つのＴＦＴ半導体層につき複数設ける形態としてもよい。これにより、ソースラインと各ＴＦＴ半導体層との電気的接続の信頼性を効率よく高めることができる。

図３は、実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。
図３を用いて実施形態１を説明すると、本実施形態は、奇数行（Ｎ行目）の画素と偶数行（Ｎ＋１行目）の画素との境界領域に保持容量配線が設けられた形態に関するものである。図３中、Ｇ_ＳＬ（Ｎ，Ｎ＋１）は、第Ｎ行及び第（Ｎ＋１）行の画素の駆動に用いられる保持容量配線を表し、ＧＬ（Ｎ）、ＧＬ（Ｎ＋１）は、それぞれ第Ｎ行、第（Ｎ＋１）行の画素の駆動に用いられるゲートラインを表し、ＳＬ（Ｍ）、ＳＬ（Ｍ＋１）、ＳＬ（Ｍ＋２）はそれぞれ第Ｍ列、第（Ｍ＋１）列、第（Ｍ＋２）列の画素の駆動に用いられるソースラインを表している。
図４は、実施形態１の表示装置における２Ｈライン反転を示す概念図である。図４中の１つの＋又は−は、それぞれ１つの画素に対応し、当該画素における画素電極の電位の極性を表す。

実施形態１の液晶表示装置においては、保持容量配線２４を共用している２行の画素ごとに、画素電極の電位の極性を反転させることで、保持容量配線２４を共用する２行の画素を同じ極性の電圧で駆動することができるため、保持容量配線２４の電位を変化させることにより、該２行の画素の画素電極１８の電位を変化させることができる。したがって、容量結合駆動を行うことができるとともに、保持容量配線２４の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線２４のパターンの簡素化による歩留り向上も可能となる。

実施形態１の変形例としては、図１に示した奇数行の画素と偶数行の画素との境界領域に保持容量配線が設けられ、かつ該偶数行（Ｎ＋１行目）の画素と次の奇数行の画素（Ｎ＋２行目）との間に、付加回路として光センサー用回路の一部が形成されている形態であってもよい。当該光センサー用回路は、（１）初期化、（２）センシング、（３）読み出しのサイクルを周期的に繰り返す。このような光センサー用回路を設けることにより、本発明の表示装置にタッチパネル機能等を付与することが可能である。

実施形態１の変形例においては、従来１行の画素に対して１本設けられていた保持容量配線を２行の画素に対して１本設ける構成に変更することで生じたスペースに付加回路を配置し、言い換えれば、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を配置していることから、付加回路を設けることによる開口率の低下が抑制されている。

なお、本実施形態に係る液晶表示装置は、本発明の技術的範囲及び趣旨から乖離しなければ、各種の変更や修正が行われてもよい。例えば、実施形態１では、対向電極は、保持容量配線よりも下層に位置するが、保持容量配線よりも上層に位置してもよい。この場合、対向電極は、画素電極と一体的に形成されていてもよい。すなわち、対向電極を形成しようとする領域の層間絶縁膜を開口しておき、基板全面に導電膜を形成することにより、層間絶縁膜上の画素電極と層間絶縁膜の開口部下の対向電極とを該導電膜によって一体的に形成することができる。

また、表示モードは、ねじれネマチック（ＴＮ；ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、垂直配向（ＶＡ；ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード等のように、画素電極と共通電極とが異なる基板に配置するものであってもよく、面内スイッチング（ＩＰＳ；Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードのように、画素電極と共通電極とを一方の基板に配置するものであってもよい。

実施形態１に係る液晶表示装置は、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置のいずれであってもよい。

上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。

なお、本願は、２００９年１０月２０日に出願された日本国特許出願２００９−２４１３２０号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

１１基板
１２ＴＦＴ半導体層
１３ゲート絶縁膜
１４ゲートライン
１４ａ分岐部
１５第一の層間絶縁膜
１６ソースライン
１７第二の層間絶縁膜
１８画素電極
１９配向膜
２２対向電極
２２ａ奇数行の画素の対向電極
２２ｂ偶数行の画素の対向電極
２４保持容量配線
２６導電部
３１第一のコンタクトホール
３２第二のコンタクトホール
３３第三のコンタクトホール

Claims

ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置であって、
該表示装置は、奇数行の画素と偶数行の画素との境界領域に保持容量部を有し、
該保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有し、
該奇数行の画素には、該奇数行の画素用の対向電極に電気的に接続された画素電極が設けられ、
該偶数行の画素には、該偶数行の画素用の対向電極に電気的に接続された画素電極が設けられ、
該保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させ、かつ、
該保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行うことを特徴とする表示装置。
前記表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有することを特徴とする請求項１に記載の表示装置。
前記表示装置は、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有することを特徴とする請求項１又は２に記載の表示装置。
前記付加回路は、光センサー用回路であることを特徴とする請求項３に記載の表示装置。