JP2017146767A

JP2017146767A - 表示装置

Info

Publication number: JP2017146767A
Application number: JP2016027830A
Authority: JP
Inventors: 将也斉藤; Masaya Saito
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2016-02-17
Filing date: 2016-02-17
Publication date: 2017-08-24
Also published as: US10429970B2; US20170235397A1

Abstract

【課題】タッチに対する検出感度の均一性を高めることができる表示装置を提供することにある。
【解決手段】表示装置はアレイ基板と対向基板とを備える。アレイ基板は、静電容量によりタッチを検出する第１電極を検出回路に接続する引き出し線を備える。引き出し線は、第１電極側から検出回路側に延伸する第１配線部と、第１配線部と同層で接続され、第１電極と引き出し線との合計容量を調整する第１容量調整配線部と、を備える。
【選択図】図５

Description

本開示は表示装置に関し、例えばタッチ検出電極を備える表示装置に適用可能である。

近年、いわゆるタッチパネルと表示装置とを一体化した表示装置が注目されている。タッチ検出方式にはいくつかの方式が存在するが、その一つとして静電容量方式がある。例えば、表示装置にもともと備えられている表示用の共通電極を、一対のタッチセンサ用電極のうちの一方として兼用し、他方の電極（タッチ検出電極）をこの共通電極と交差するように配置した表示装置が提案されている。

特開２０１０−２５７１７８号公報

ところで、一般に、タッチ検出装置では、そのタッチ検出面内において、検出感度が均一であることが望まれている。しかし、静電容量方式のタッチ検出装置では、例えば、アレイ基板上のタッチ検出電極の引き出し線の容量が、下層の信号線等の影響によりばらつき、検出感度の均一性が低下するおそれがある。
本開示の課題は、タッチに対する検出感度の均一性を高めることができる表示装置を提供することにある。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。

本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置はアレイ基板と対向基板とを備える。前記アレイ基板は、映像信号線と、走査信号線と、前記映像信号線および前記走査信号線に接続されるトランジスタと、静電容量によりタッチを検出する第１電極を検出回路に接続する引き出し線と、を備える。前記引き出し線は、前記第１電極側から前記検出回路側に延伸する第１配線部と、前記第１配線部と同層で接続され、前記第１電極と前記引き出し線との合計容量を調整する第１容量調整配線部と、を備える。

実施例に係る表示装置の構成を表す図図１の表示装置の要部断面構造を表す図実施例に係る表示装置における画素構造の構成を表す図図１の実装端子側額縁領域を拡大した図図１の引き出し線の構成を表す図図１の実装端子側額縁領域の要部を模式的に表す断面図比較例に係る表示装置の引き出し線の構成を表す図検出配線の容量分布を表す図変形例１に係る表示装置の引き出し線の構成を表す図変形例２に係る表示装置の引き出し線の構成を表す図

タッチ検出機能を内蔵する表示装置において、製品デザインの自由度向上や面付け数向上等の理由から狭額縁化（特に実装端子側）が要求される。また、表示パネルサイズの大型化に合わせて位置精度の維持・向上のためタッチ検出線数を増加させることが要求される。タッチ検出線を増加させると額縁領域（有効表示領域の外側の周辺領域）が増大するので、上記２つの要求を両立させることは現状では困難になってきている。また、タッチの検出感度も維持しなければならないので、周辺配線の信号（ノイズ）も考慮した配置も必要である。

表示パネルの配線層の多層化によって、狭額縁化は可能であるが、タッチ検出線と重畳、或いは、隣接する他の配線の状況によってタッチ検出線の自己負荷（容量値）にばらつきができてしまう。また、他の配線の信号（ノイズ）によってタッチ検出精度（感度）が落ちてしまう。

タッチ検出線（主に有効表示領域に配置されるタッチ検出電極と、有効表示領域外に配置され、タッチ検出電極を検出回路に接続するための引き出し線）の全部または一部がアレイ基板上に配置されている構成において、タッチ検出線の寄生容量ばらつきを抑えるため（寄生容量を合わせるため）に冗長パターンを配置する。この冗長パターンは、他の配線からのノイズの少ない電源線と重畳する箇所に選択的に配置する構成とするのが好ましい。容量を形成するためには対向する電極が必要であり、細い信号線は、太さばらつきの度合いが大きいため、電源線程度太い配線が好ましい。電源線は、比較的アレイ基板に近い側に配線され、介在する絶縁膜も薄いため、容量を稼げる（容量を合わせやすい）他、シールドとして機能する。冗長パターンと対向する電源線は、通常配置されているテスト回路等の電源の他、ゲート駆動回路等で用いられる各種電圧（ＶＧＨ、ＶＧＬ、ＶＤＨ、ＧＮＤ等）の電源であってもよい。

これにより、複数のタッチ検出線を同等負荷とすることができ、額縁領域を広げることなく、良好なタッチ検出精度を維持することができる。また、冗長パターンはタッチ検出線と同層に配置するパターンであるので、特別に配線層を増やす必要がない（プロセスの変更がない）。

以下に、実施例、比較例および変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

以下の実施例では液晶表示装置の例について説明するがこれに限定されるものではなく、タッチ検出電極の引き出し線がアレイ基板上に構成されるものに適用することができる。

図１は実施例に係る表示装置の構成を表す図であり、図の左側は模式的な平面図であり、図右側は模式的な断面図である。図２は図１の要部の断面構造を表す図である。実施例に係る表示装置１は、表示素子として液晶表示素子を用いており、その液晶表示素子により構成される液晶表示装置と静電容量式のタッチ検出装置（タッチセンサ）とを一体化した、いわゆるインセルタイプの装置である。

表示装置１は、アレイ基板２と、アレイ基板２に対向して配置される対向基板３と、アレイ基板２と対向基板３との間に挿設される液晶層４とを備える。

アレイ基板２は、図２に示すように、ガラスや樹脂等からなるＴＦＴ基板２１と、共通電極ＣＬと、後述する画素電極２７とを有している。ＴＦＴ基板２１には、各種電極や配線、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などが形成される。ＴＦＴ基板２１と液晶層との間には、共通電極ＣＬが形成される。共通電極ＣＬは、複数の副画素ＰＸ（後述）に共通の電圧を供給するための電極であり、透光性を有する。また、共通電極ＣＬは、タッチセンサにおいて、駆動信号（Ｖcom）を印加する電極としても用いられる。共通電極ＣＬは、図１に示すように、表示装置１が表示を行う領域である有効表示領域ＶＡ内にわたり、一方向（Ｘ方向）に延在するように並設される。そして、共通電極ＣＬのそれぞれは、有効表示領域ＶＡの外側（額縁領域ＦＡ）に延伸するように形成される。共通電極ＣＬと画素電極との間には絶縁膜２６が形成される。画素電極２７は、表示を行うための映像信号を供給するための電極であり、透光性を有する。共通電極ＣＬおよび画素電極２７は、例えばＩＴＯ（Indium Tin Oxide）により構成される。

対向基板３は、図２に示すように、ガラス基板３１と、ブラックマトリクス３２と、カラーフィルタ３３と、タッチ検出電極（以下、単に「検出電極」という。）ＤＬと、を有する。カラーフィルタ３３は、ガラス基板３１の一方の面（液晶層４側の面）に形成される。カラーフィルタ３３は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したもので、各表示画素にＲ、Ｇ、Ｂの３色が１組として対応付けられる。ブラックマトリクス３２は遮光層であり、カラーフィルタ３３のＲ、Ｇ、Ｂの間および額縁領域ＦＡに配置される。また、ガラス基板３１の他方の面には、検出電極ＤＬが、有効表示領域ＶＡ内にわたり、共通電極ＣＬと交差する方向（Ｙ方向）に延在するように並設される。そして、検出電極ＤＬのそれぞれは、有効表示領域ＶＡの外側（額縁領域ＦＡ）に延伸するように形成される。検出電極ＤＬは、タッチセンサにおいて、タッチ検出信号（Ｖdet）を出力する電極である。検出電極ＤＬは、例えばＩＴＯや金属により構成される電極である。検出電極ＤＬは、タッチ検出信号（Ｖdet）をドライバＩＣ９または表示パネルの外部に出力する為のフレキシブルプリント基板（ＦＰＣ）８に接続されている。検出電極ＤＬの上（液晶層とは反対側）には、偏光板６が配設されており、そのさらに上には、カバーガラス（図示せず）が配置される。尚、ガラス基板３１はガラス以外の樹脂等からなる基板であってもよい。

液晶層４は、表示機能層として機能し、電界の状態に応じて通過する光を変調する。この電界は、共通電極ＣＬの電圧と画素電極２７の電圧との電位差により形成される。液晶層４には、ＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられるが、特に制限される訳ではない。液晶層４は、アレイ基板２と対向基板３との間に、シール５により封止される。

なお、液晶層４とアレイ基板２との間、および液晶層４と対向基板３との間には、それぞれ配向膜が配設され、また、アレイ基板２の下面側（液晶層４と反対側の面）には入射側偏光板７および図示しないバックライトが配置される。

図３は実施例に係る表示装置における画素構造の構成を表す図である。表示装置１は、マトリックス状に配列する複数の副画素ＰＸを有する。副画素ＰＸは、ＴＦＴ素子ＴＲおよび画素電極を有する。ＴＦＴ素子ＴＲは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成される。ＴＦＴ素子ＴＲのソースはＹ方向に延在する映像信号線ＳＬに接続され、ゲートはＸ方向に延在する走査信号線ＧＬに接続され、ドレインは画素電極に接続される。画素電極と共通電極ＣＬとの間の電位差により液晶素子ＬＣは駆動される。

副画素ＰＸのＴＦＴ素子ＴＲのゲートは、走査信号線ＧＬにより、表示装置１の同じ行に属する他の副画素ＰＸのＴＦＴ素子ＴＲのゲートと互いに接続される。また、副画素ＰＸのＴＦＴ素子ＴＲのソースは、映像信号線ＳＬにより、表示装置１の同じ列に属する他の副画素ＰＸのＴＦＴ素子ＴＲのソースと互いに接続される。

表示装置１のタッチセンサは、アレイ基板２に設けられる共通電極ＣＬおよび対向基板３に設けられる検出電極ＤＬにより構成されている。図１に示すように、共通電極ＣＬは、図の左右方向（Ｘ方向）に延在する複数のストライプ状の電極パターン（Ｈ１、Ｈ２、Ｈ３、・・・、Ｈｎ、Ｈｎ＋１）により構成されている。タッチ検出動作を行う際は、共通電極ＣＬの各電極パターンには、駆動信号（Ｖcom）が順次供給され、時分割的に順次走査駆動が行われるようになっている。検出電極ＤＬは、共通電極ＣＬの電極パターンの延在方向と交差する方向に延びる複数のストライプ状の電極パターンにより構成される。共通電極ＣＬと検出電極ＤＬにより互いに交差した電極パターンは、その交差部分に静電容量を形成する。検出電極ＤＬの各電極パターンは、ＦＰＣ８および引き出し線２４を介してドライバＩＣ９に接続され、検出電極ＤＬから供給されるタッチ検出信号（Ｖdet）に基づいてタッチの検出が行われる。検出電極ＤＬおよび引き出し線２４を合わせて検出線という。ドライバＩＣ９は映像信号線ＳＬや走査信号線ＧＬ、共通電極駆動線２３を駆動するための回路およびタッチ検出信号（Ｖdet）に基づいて探知検出を行うタッチ検出回路等を備える。タッチ検出回路はドライバＩＣ９に内蔵しないで、外部接続端子２５に接続されるＦＰＣ（不図示）の先（表示パネルの外部）に配置してもよい。

互いに交差した電極パターンにより、静電容量方式のタッチセンサ素子がマトリックス状に構成されることとなる。よって、表示装置１の有効表示領域ＶＡ全体を順次走査することにより、外部近接物体の接触または近接が生じた位置の検出が可能となる。

次に、表示装置１の全体動作概要について図１〜３を用いて説明する。表示動作では、画素電極２７および共通電極ＣＬに供給される信号に基づいて、液晶層４に電界が形成され、液晶層４の液晶分子の向きが変わり、通過する光が変調されることにより表示が行われる。タッチ検出動作では、共通電極ＣＬに駆動信号（Ｖcom）が順次供給され、共通電極ＣＬと検出電極ＤＬとの間の静電容量を介して検出電極ＤＬに伝わり、タッチ検出信号（Ｖdet）として出力される。そして、タッチ検出信号（Ｖdet）が引き出し線２４を介してドライバＩＣ９または外部のタッチ検出回路に供給され、タッチの有無やタッチ位置の検出が行われる。駆動信号（Ｖcom）を外部のタッチ検出回路が供給する構成であってもよい。

図４は図１の実装端子側額縁領域を拡大した図である。アレイ基板２の外部接続端子２５側の実装領域（アレイ基板２が対向基板３と対向しない領域）には、ドライバＩＣ９から出力される映像信号線ＳＬＡ、テスト回路ＴＣ、テスト回路ＴＣ等に接続される第１電源線ＰＬＡ、第２電源線ＰＬＢ、セレクタＳＷ、セレクタＳＷから出力される映像信号線ＳＬ、タッチ検出信号（Ｖdet）の引き出し線２４、外部端子２５およびドライバＩＣ９の端子と接続するための端子等を備える。第１電源線ＰＬＡおよび第２電源線ＰＬＢはＸ方向に延在する。

対向基板３に設けられる検出電極ＤＬの端部は、ガラス基板端３１ｅを覆うように配置されるＦＰＣ８によって、アレイ基板２の引き出し線２４に接続される。引き出し線２４は主にＹ方向に対して斜めの方向に延在し、セレクタＳＷ、テスト回路ＴＣ、第１電源線ＰＬＡ、第２電源線ＰＬＢおよび映像信号線ＳＬ、ＳＬＡ等と交差する。

検出線の引き出し配線について図５〜８を用いて説明する。図５は図１の引き出し線の構成を表す平面図である。図６は図１の実装端子側額縁領域の要部を模式的に表す断面図である。

引き出し線２４は、第１電源線ＰＬＡ、第２電源線ＰＬＢ、第１信号線ＵＬ１、第２信号線ＵＬ２の上層（ＴＦＴ基板から遠い側）をそれらの配線と交差して、検出電極ＤＬ側から検出回路側（ドライバＩＣ９側または外部接続端子側、以下、単に「ドライバＩＣ９側」という。）に延在する。引き出し線２４は、検出電極ＤＬ側からドライバＩＣ９側に延在する、第１配線部２４ａと、第２配線部２４ｂと、第３配線部２４ｃと、の配線パターンで構成される。また、引き出し線２４は、第１配線部２４ａと第３配線部２４ｃとを接続するコの字状の第１容量調整配線部２４ｄと、第２配線部２４ｂと第３配線部２４ｃとを接続するコの字状の第２容量調整配線部２４ｅと、の冗長パターンを有する。

アレイ基板２のＴＦＴ基板２１の上には第１絶縁膜ＩＬＡが形成される。第１信号線ＵＬ１は第１導電層Ｍ１で構成され、第１絶縁膜ＩＬＡの上（ＴＦＴ基板２１から遠い側）に形成され、その上に第２絶縁膜ＩＬＢが形成される。第２信号線ＵＬ２は第２導電層Ｍ２で構成され、第２絶縁膜ＩＬＢの上に形成され、その上に第３絶縁膜ＩＬＣが形成される。第１電源線ＰＬＡおよび第２電源線ＰＬＢは第３導電層Ｍ３で構成され、第３絶縁膜ＩＬＣの上に形成され、その上に第４絶縁膜ＩＬＤが形成される。第１電源線ＰＬＡはコンタクトＣＮＴを介して信号線ＵＬ２と接続される。引き出し線２４は第４導電層Ｍ４で構成され、第４絶縁膜ＩＬＤの上に形成され、その上に第５絶縁膜ＩＬＥが形成される。なお、第５絶縁膜ＩＬＥが形成されなくてもよい（引き出し線２４が最上層で大気と接するようにしてもよい）。また、引き出し線２４はＩＴＯで構成してもよい。また、導電層のそれぞれは、ＩＴＯ等の透明導電膜で形成してもよいし、金属膜で形成してもよい。

第１容量調整配線部２４ｄおよび第２容量調整配線部２４ｅはそれぞれ第１電源線ＰＬＡおよび第２電源線ＰＬＢ上に第４絶縁膜ＩＬＤを介して配置され、第１容量調整配線部２４ｄと第１電源線ＰＬＡとの間の寄生容量（Ｃ）、および第２容量調整配線部２４ｅと第２電源線ＰＬＢとの間の寄生容量（Ｃ）、が検出線の容量調整に用いられる。第１容量調整配線部２４ｄおよび第２容量調整配線部２４ｅはそれぞれ第１電源線ＰＬＡおよび第２電源線ＰＬＢと平面視で重なるように配置される。

図７は比較例に係る表示装置の引き出し線の構成を表す平面図である。図８は検出線の容量分布を表す図であり、検出線が１２本並設された場合の比較例と実施例の容量分布を示している。

図７に示すように、比較例に係る表示装置の引き出し線２４Ｒは、検出電極ＤＬ側からドライバＩＣ９側に延伸する配線部２４Ｒａの配線パターンを有するが、実施例のように第１容量調整配線部２４ｄおよび第１容量調整配線部２４ｅの冗長パターンを有しない。その他の構成は、実施例に係る表示装置と同様である。

図８の示すように、比較例（ＲＥ）では、端部側の検出線の容量は小さく、中央部側の検出線の容量は大きい。実施例（ＥＸ）では、各検出線の容量調整配線部の冗長パターンを変更（例えば、コの字のＸ方向の長さや配線幅を変更）し、容量調整配線部の寄生容量を調整することにより、検出線の容量分布をより均一になるようにしている。寄生容量の調整において、第１配線部２４ａを延伸して第３配線部２４ｃと接続させたり、第２配線部２４ｂを延伸して第３配線部２４ｃと接続させたりしてもよい。また、第１容量調整配線部２４ｄおよび第２容量調整配線部２４ｅの形状を変更してもよい。なお、すべての引き出し線に冗長パターンを設ける必要はなく、例えば中央部側の検出線には冗長パターンを設けなくてもよい場合もある。尚、引き出し線の幅、絶縁膜の厚さ、引き出し線の長さや、引き出し線とＴＦＴ基板との間の配線の幅や交差領域の面積によって容量は異なるため、比較例はあくまでも一例である。

＜変形例１＞
図９は変形例１に係る表示装置の引き出し線の構成を表す平面図である。変形例１に係る表示装置の引き出し線２４Ａは、検出電極ＤＬ側からドライバＩＣ９側に延伸する第１配線部２４Ａａの配線パターンで構成される。また、引き台船２４Ａは、第１配線部２４Ａａから−Ｘ方向に延伸する第１容量調整配線部２４Ａｂ、第２容量調整配線部２４Ａｃと、第１配線部２４ＡａからＸ方向に延伸する第３容量調整配線部２４Ａｄ、第４容量調整配線部２４ｅと、の冗長パターンで構成される。第１容量調整配線部２４Ａｂ、第３容量調整配線部２４Ａｄは第１電源線ＰＬＡ上に第４層間絶縁膜ＩＬＤを配置され、第２容量調整配線部２４Ａｃ、第４容量調整配線部２４Ａｅは第２電源線ＰＬＢ上に第４層間絶縁膜ＩＬＤを配置される。第１容量調整配線部２４Ａｂおよび第３容量調整配線部２４Ａｄは第１電源線ＰＬＡと平面視で重なるように配置される。第２容量調整配線部２４Ａｃおよび第４容量調整配線部２４Ａｅは第２電源線ＰＬＢと平面視で重なるように配置される。その他の構成は、実施例に係る表示装置と同様である。

変形例１では、例えば第１容量調整配線部２４Ａｂ、第２容量調整配線部２４Ａｃ、第３容量調整配線部２４Ａｄ、第４容量調整配線部２４Ａｅの長さ（Ｘ方向の長さ）や幅（Ｙ方向の長さ）を変えることにより、寄生容量を調整する。

＜変形例２＞
図１０は変形例２に係る表示装置の引き出し線の構成を表す平面図である。変形例２に係る表示装置の引き出し線２４Ｂは検出電極ＤＬ側からドライバＩＣ９側に延在する、第１配線部２４Ｂａと、第２配線部２４Ｂｂと、の配線パターンで構成される。また、引き出し線２４Ｂは第１配線部２４Ｂａと第２配線部２４Ｂｂとを接続するコの字状の容量調整配線部２４Ｂｄの冗長パターンで構成される。容量調整配線部２４Ｂｄは第１配線部２４Ｂａから第１電源線ＰＬＡ上をＸ方向に延伸する直線部２４Ｂｄ１と、第２配線部２４Ｂｂから第２電源線ＰＬＢ上をＸ方向に延伸する直線部２４Ｂｄ２と、直線部２４Ｂｄ１と直線部２４Ｂｄ２とを接続する直線部２４Ｂｄ３と、で構成される。容量調整配線部２４Ｂｄの直線部２４Ｂｄ１は第１電源線ＰＬＡ上に第４層間絶縁膜ＩＬＤを配置され、直線部２４Ｂｄ２は第２電源線ＰＬＢ上に第４層間絶縁膜ＩＬＤを配置される。直線部２４Ｂｄ１は第１電源線ＰＬＡと平面視で重なるように配置される。直線部２４Ｂｄ２は第２電源線ＰＬＢと平面視で重なるように配置される。その他の構成は、実施例に係る表示装置と同様である。

変形例２では、例えば容量調整配線部２４Ｂｄの直線部２４Ｂｄ１、２４Ｂｄ２の長さ（Ｘ方向の長さ）や幅（Ｙ方向の長さ）を変えることにより、寄生容量を調整する。なお、直線部２４Ｂｄ１は第１配線部２４Ｂａから第１電源線ＰＬＡ上を−Ｘ方向に延伸し、直線部２４Ｂｄ２は第２配線部２４Ｂｂから第２電源線ＰＬＢ上を−Ｘ方向に延伸してもよい。

引き出し線は実施例、変形例１および変形例２を２つ以上組み合わせたものであってもよい。

実施例では、検出電極ＤＬはガラス基板３１の上（偏光板６側）に配置されているが、共通電極ＣＬと液晶層４の間のアレイ基板２に配置してもよい。実施例は、共通電極ＣＬと検出電極ＤＬとの相互容量方式であるが、検出電極ＤＬに対して駆動信号を供給するとともに検出電極ＤＬから検出信号を取り出す方式、つまり、自己容量方式（セルフ方式）の電極の引き出し線にも適用することができる。また、引き出し線の層や電源線の層は特に制限されるものでなく、他の導電層を用いてもよい。また、全ての引き出し線に容量調整配線部を設ける必要はなく、一部の引き出し線にのみ容量調整配線部を設け、他の引き出し線は上述の比較例のような構成であってもよい。また、引き出し線ごとに、容量調整配線部の長さや幅を異ならせたり、容量調整配線部と電源線との重畳部分の面積を異ならせるものであってもよい。また、それぞれの電源線に供給する電圧は、ゲート駆動回路に供給されるゲート高電圧、ゲート低電圧、グランド電圧や他の電源電圧であってもよい。或いは、セレクタＳＷの各トランジスタに供給される制御電圧、或いは、共通電極に供給されるコモン電圧等であってもよい。

１・・・表示装置
２・・・アレイ基板
２１・・・ＴＦＴ基板
２３・・・共通電極駆動線
２４・・・引き出し線
２７・・・画素電極
２６・・・絶縁層
ＣＬ・・・共通電極
ＧＬ・・・走査信号線
ＳＬ・・・画映像信号線
ＰＸ・・・副画素
ＴＲ・・・ＴＦＴ素子
３・・・対向基板
３１・・・ガラス基板
３２・・・ブラックマトリクス
３３・・・カラーフィルタ
ＤＬ・・・タッチ検出電極
４・・・液晶層
ＬＣ・・・液晶素子
５・・・シール
６・・・偏光板
７・・・偏光板
８・・・ＦＰＣ
９・・・ドライバＩＣ
ＶＡ・・・有効表示領域
ＦＡ・・・額縁領域

Claims

表示装置は、
アレイ基板と、
対向基板と、
を備え、
前記アレイ基板は、
映像信号線と、
走査信号線と、
前記映像信号線および前記走査信号線に接続されるトランジスタと、
静電容量によりタッチを検出する第１電極を検出回路に接続する引き出し線と、
を備え、
前記引き出し線は、
前記第１電極側から前記検出回路側に延伸する第１配線部と、
前記第１配線部と接続された第１容量調整配線部と、
を備える。
請求項１の表示装置において、
前記アレイ基板は、
前記引き出し線と異なる層に配置される第１電源配線と、
前記第１電源配線に対して前記引き出し線と反対側の層に配置される信号線と、
を備える。
請求項２の表示装置において、
前記第１容量調整配線部は平面視で前記第１電源配線と重なるように配置される。
請求項３の表示装置において、
前記引き出し線は、さらに、前記第１配線と同層に形成される容量調整するための第２容量調整配線部を備え、
前記アレイ基板は、さらに、前記第１電源配線と同層に配置される第２電源配線を備え、
前記第２容量調整配線部は平面視で前記第２電源配線と重なるように配置される。
請求項４の表示装置において、
前記引き出し線は、さらに、前記第２容量調整配線部と同層で接続される第２配線部を備える。
請求項５の表示装置において、
前記引き出し線は、さらに、前記第１容量調整配線部および前記第２容量調整配線部と同層で接続される第３配線部を備える。
請求項６の表示装置において、
前記第１容量調整配線部および前記第２容量調整配線部の配線パターンはそれぞれコの字状である。
請求項４の表示装置において、
前記第２容量調整配線部は前記第１配線部から延伸している。
請求項５の表示装置において、
前記引き出し線は、さらに、前記第１容量調整配線部と前記第２容量調整配線部とを接続する第３容量調整配線部を備える。
請求項１の表示装置において、
前記アレイ基板は、さらに、共通電極を備え、
前記共通電極はタッチセンサの駆動電極であり、
前記第１電極は前記タッチセンサの検出電極である。
請求項１０の表示装置において、
前記第１電極は前記アレイ基板に配置される。
請求項１の表示装置において、
前記第１電極は前記アレイ基板に配置され、自己容量型タッチセンサの電極である。
表示装置は、
アレイ基板と、
対向基板と、
を備え、
前記アレイ基板は、
映像信号線と、
走査信号線と、
前記映像信号線および前記走査信号線に接続されるトランジスタと、
静電容量によりタッチを検出する第１電極を検出回路に接続する引き出し線と、
第１方向に延在する第１電源線と、
を備え、
前記引き出し線は第１方向と交差する第２方向に延在し、
前記引き出し線は、
前記第２方向に延在する第１配線部と、
前記第１配線部から前記第１方向に延伸する第１容量調整配線部と、
を備える。
請求項１３の表示装置において、
前記引き出し線は前記第１電源線と層間絶縁膜介して配置される。
請求項１４の表示装置において、
前記第１容量調整配線部は平面視で前記第１電源配線と重なるように配置される。
請求項１５の表示装置において、
前記引き出し線は、さらに、前記第２方向に延在する容量調整するための第２容量調整配線部を備え、
前記アレイ基板は、さらに、前記第２方向に延在する第２電源配線を備え、
前記第２容量調整配線部は平面視で前記第２電源配線と重なるように配置される。
請求項１６の表示装置において、
前記引き出し線は、さらに、前記第１方向に延在する第２配線部を備える。
請求項１７の表示装置において、
前記引き出し線は、さらに、前記第１方向に延在し、前記第１容量調整配線部および前記第２容量調整配線部と同層で接続される第３配線部を備える。
請求項１８の表示装置において、
前記第１容量調整配線部および前記第２容量調整配線部の配線パターンはそれぞれコの字状である。
請求項１６の表示装置において、
前記第２容量調整配線部は前記第１配線部から延伸している。