JPH1039277A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH1039277A JPH1039277A JP19810096A JP19810096A JPH1039277A JP H1039277 A JPH1039277 A JP H1039277A JP 19810096 A JP19810096 A JP 19810096A JP 19810096 A JP19810096 A JP 19810096A JP H1039277 A JPH1039277 A JP H1039277A
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- scanning
- liquid crystal
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 駆動回路内蔵型アクティブマトリクス基板を
用いた液晶表示装置において、スイッチング素子に印加
される走査信号の最大振幅を低減することにより、信頼
性を高めると共にコストの削減を図る。 【解決手段】 第１の走査側駆動回路部Ｂ１に接続され
た第１の走査信号配線１ａにスイッチング素子４を介し
て画素電極３が接続されている。画素電極３はさらに容
量６を介して第２の走査信号配線１ｂに接続され、この
第２の走査信号配線１ｂは第２の走査側駆動回路部Ｂ２
に接続されている。スイッチング素子４のオン電位（Ｖ
ｇｔ）及びオフ電位（Ｖｇｂ）からなる第１の走査信号
Ｖｇ１を第１の走査信号配線１ａに与え、寄生容量５に
よる電位降下と液晶のしきい値電圧を補償する２つのバ
イアス電位（Ｖｅ（＋），Ｖｅ（−））からなる第２の
走査信号Ｖｇ２を第２の走査信号配線１ｂに与える。
用いた液晶表示装置において、スイッチング素子に印加
される走査信号の最大振幅を低減することにより、信頼
性を高めると共にコストの削減を図る。 【解決手段】 第１の走査側駆動回路部Ｂ１に接続され
た第１の走査信号配線１ａにスイッチング素子４を介し
て画素電極３が接続されている。画素電極３はさらに容
量６を介して第２の走査信号配線１ｂに接続され、この
第２の走査信号配線１ｂは第２の走査側駆動回路部Ｂ２
に接続されている。スイッチング素子４のオン電位（Ｖ
ｇｔ）及びオフ電位（Ｖｇｂ）からなる第１の走査信号
Ｖｇ１を第１の走査信号配線１ａに与え、寄生容量５に
よる電位降下と液晶のしきい値電圧を補償する２つのバ
イアス電位（Ｖｅ（＋），Ｖｅ（−））からなる第２の
走査信号Ｖｇ２を第２の走査信号配線１ｂに与える。
Description
【０００１】
【発明の属する技術分野】本発明は、駆動回路内蔵型ア
クティブマトリクス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
クティブマトリクス基板を用いた液晶表示装置およびそ
の駆動方法に関するものである。
【０００２】
【従来の技術】現在、ラップトップパソコンやノートパ
ソコン用の液晶ディスプレイとして、更にはエンジニア
リングワークステーション用の大型・大容量フルカラー
液晶ディスプレイとして、非晶質シリコン薄膜トランジ
スタ（ａ−Ｓｉ ＴＦＴ）をスイッチング素子に用いた
アクティブマトリクス型液晶表示装置（ＴＦＴ−ＬＣ
Ｄ）が広く使用されている。
ソコン用の液晶ディスプレイとして、更にはエンジニア
リングワークステーション用の大型・大容量フルカラー
液晶ディスプレイとして、非晶質シリコン薄膜トランジ
スタ（ａ−Ｓｉ ＴＦＴ）をスイッチング素子に用いた
アクティブマトリクス型液晶表示装置（ＴＦＴ−ＬＣ
Ｄ）が広く使用されている。
【０００３】また、最近では、多結晶シリコン薄膜トラ
ンジスタ（ｐ−Ｓｉ ＴＦＴ）をスイッチング素子とし
て用いたアクティブマトリクス型ＴＦＴ−ＬＣＤの研究
開発が盛んに行われている。このタイプのＬＣＤは、液
晶表示パネル内のアクティブ素子作成プロセスと同時に
駆動回路を作成することができるので、コスト低減に寄
与する。また、多結晶シリコンは非晶質シリコンに比べ
て移動度が高いため、薄膜トランジスタの占める面積を
小さくすることができ、高開口率化および高精細化を図
ることができる。
ンジスタ（ｐ−Ｓｉ ＴＦＴ）をスイッチング素子とし
て用いたアクティブマトリクス型ＴＦＴ−ＬＣＤの研究
開発が盛んに行われている。このタイプのＬＣＤは、液
晶表示パネル内のアクティブ素子作成プロセスと同時に
駆動回路を作成することができるので、コスト低減に寄
与する。また、多結晶シリコンは非晶質シリコンに比べ
て移動度が高いため、薄膜トランジスタの占める面積を
小さくすることができ、高開口率化および高精細化を図
ることができる。
【０００４】かかるｐ−Ｓｉ ＴＦＴ−ＬＣＤの一般的
な構成について以下に説明する。図３に、駆動回路内蔵
型ｐ−Ｓｉ ＴＦＴ−ＬＣＤの回路図を示す。図３にお
ける画像表示部Ａ、走査側駆動回路部Ｂ、および表示側
駆動回路部Ｃはすべてアクティブマトリクス基板上に形
成されている。画像表示部Ａの構成要素として、１は走
査信号配線、２は表示信号配線、３は画素電極、４は走
査信号配線１と表示信号配線２および画素電極３に接続
されたスイッチング素子、５はスイッチング素子４のゲ
ート・ドレイン間の寄生容量、６は画素電極３と走査信
号配線１との間に設けられた蓄積容量である。走査側駆
動回路部Ｂの構成要素として、７は転送クロック入力端
子、８はスタートパルス入力端子、９はシフトレジスタ
である。表示側駆動回路部Ｃの構成要素として、１０は
転送クロック入力端子、１１はスタートパルス入力端
子、１２はシフトレジスタ、１３は画像信号入力端子、
１４はトランスファーゲート素子である。また、１５は
対向基板上に形成された対向電極、１６はアクティブマ
トリクス基板と対向基板との間に保持された液晶層をそ
れぞれ示している。
な構成について以下に説明する。図３に、駆動回路内蔵
型ｐ−Ｓｉ ＴＦＴ−ＬＣＤの回路図を示す。図３にお
ける画像表示部Ａ、走査側駆動回路部Ｂ、および表示側
駆動回路部Ｃはすべてアクティブマトリクス基板上に形
成されている。画像表示部Ａの構成要素として、１は走
査信号配線、２は表示信号配線、３は画素電極、４は走
査信号配線１と表示信号配線２および画素電極３に接続
されたスイッチング素子、５はスイッチング素子４のゲ
ート・ドレイン間の寄生容量、６は画素電極３と走査信
号配線１との間に設けられた蓄積容量である。走査側駆
動回路部Ｂの構成要素として、７は転送クロック入力端
子、８はスタートパルス入力端子、９はシフトレジスタ
である。表示側駆動回路部Ｃの構成要素として、１０は
転送クロック入力端子、１１はスタートパルス入力端
子、１２はシフトレジスタ、１３は画像信号入力端子、
１４はトランスファーゲート素子である。また、１５は
対向基板上に形成された対向電極、１６はアクティブマ
トリクス基板と対向基板との間に保持された液晶層をそ
れぞれ示している。
【０００５】次にＴＦＴ−ＬＣＤの一般的な駆動方法に
ついて簡単に説明する。図４に１フレーム反転駆動方式
における駆動波形図を示す。図４において、Ｖｇは走査
側駆動回路部Ｂから走査信号配線１に伝達される走査信
号、Ｖｓは表示側駆動回路部Ｃから表示信号配線２に伝
達される画像信号、Ｖｄは画素電極電位、Ｖｃは対向電
極電位、ΔＶは寄生容量５による電位降下、Ｖｏｆｆは
オフセット電圧をそれぞれ示している。１フレーム反転
駆動方式においては、寄生容量５のカップリングによる
電位降下ΔＶが発生し、画素電極３と対向電極１５との
間に直流電圧成分が印加されてしまう。一般的には、電
位降下ΔＶを補償するためのオフセット電圧Ｖｏｆｆを
対向電極１５に印加することによって、液晶層１６に直
流電圧成分が印加されることを防ぐ。しかしながら、こ
の電位降下ΔＶは、液晶の誘電率異方性により、白から
黒までの全範囲で均一に補償することができない。
ついて簡単に説明する。図４に１フレーム反転駆動方式
における駆動波形図を示す。図４において、Ｖｇは走査
側駆動回路部Ｂから走査信号配線１に伝達される走査信
号、Ｖｓは表示側駆動回路部Ｃから表示信号配線２に伝
達される画像信号、Ｖｄは画素電極電位、Ｖｃは対向電
極電位、ΔＶは寄生容量５による電位降下、Ｖｏｆｆは
オフセット電圧をそれぞれ示している。１フレーム反転
駆動方式においては、寄生容量５のカップリングによる
電位降下ΔＶが発生し、画素電極３と対向電極１５との
間に直流電圧成分が印加されてしまう。一般的には、電
位降下ΔＶを補償するためのオフセット電圧Ｖｏｆｆを
対向電極１５に印加することによって、液晶層１６に直
流電圧成分が印加されることを防ぐ。しかしながら、こ
の電位降下ΔＶは、液晶の誘電率異方性により、白から
黒までの全範囲で均一に補償することができない。
【０００６】このような寄生容量による電位降下を効果
的に補償する駆動方法として、容量結合（対向一定１Ｈ
反転）駆動方法（例えば、E. Takeda et al. JAPAN DIS
PLAY´89 p580参照）が提案され、実施されている。こ
の駆動方法では、電位降下を補償するための電圧パルス
を走査信号に重畳する。図５に容量結合駆動方式におけ
る駆動波形を示す。図５において、Ｖｇは走査信号、Ｖ
ｓは画像信号、Ｖｄは画素電極電位、Ｖｃは対向電極電
位である。走査信号ＶｇにおけるＶｇｔおよびＶｇｂは
それぞれスイッチング素子のオン電位およびオフ電位で
あり、Ｖｅ（＋），Ｖｅ（−）は寄生容量による電位降
下と液晶のしきい値電圧を補償するための２つのバイア
ス電位である。各電位レベルの参考値を以下に示す。
的に補償する駆動方法として、容量結合（対向一定１Ｈ
反転）駆動方法（例えば、E. Takeda et al. JAPAN DIS
PLAY´89 p580参照）が提案され、実施されている。こ
の駆動方法では、電位降下を補償するための電圧パルス
を走査信号に重畳する。図５に容量結合駆動方式におけ
る駆動波形を示す。図５において、Ｖｇは走査信号、Ｖ
ｓは画像信号、Ｖｄは画素電極電位、Ｖｃは対向電極電
位である。走査信号ＶｇにおけるＶｇｔおよびＶｇｂは
それぞれスイッチング素子のオン電位およびオフ電位で
あり、Ｖｅ（＋），Ｖｅ（−）は寄生容量による電位降
下と液晶のしきい値電圧を補償するための２つのバイア
ス電位である。各電位レベルの参考値を以下に示す。
【０００７】 Ｖｇｔ ： １３．５（Ｖ） Ｖｇｂ ： −７．０（Ｖ） Ｖｅ（＋）： ３．５（Ｖ） Ｖｅ（−）：−１６．５（Ｖ） Ｖｓｐｐ ： ５．０（Ｖ） Ｖｃ ： ２．５（Ｖ）
【０００８】
【発明が解決しようとする課題】上記の容量結合駆動方
式は、寄生容量による電位降下を解消することができる
と共に表示信号の振幅が低くて十分なコントラストを得
ることができるといった利点がある反面、次のような欠
点もある。つまり、図５に示したように、寄生容量によ
る電位降下を補償するための電位（Ｖｅ（＋），Ｖｅ
（−））を走査信号Ｖｇに重畳することから、走査信号
Ｖｇの最大振幅が大きくなる。上記の例では、最大振幅
はＶｇｔ−Ｖｅ（−）＝３０Ｖとなる。その結果、スイ
ッチング素子の耐圧を高める必要が生じ、これはチップ
サイズの増大やコストアップにつながる。
式は、寄生容量による電位降下を解消することができる
と共に表示信号の振幅が低くて十分なコントラストを得
ることができるといった利点がある反面、次のような欠
点もある。つまり、図５に示したように、寄生容量によ
る電位降下を補償するための電位（Ｖｅ（＋），Ｖｅ
（−））を走査信号Ｖｇに重畳することから、走査信号
Ｖｇの最大振幅が大きくなる。上記の例では、最大振幅
はＶｇｔ−Ｖｅ（−）＝３０Ｖとなる。その結果、スイ
ッチング素子の耐圧を高める必要が生じ、これはチップ
サイズの増大やコストアップにつながる。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、従来の容量結合駆動方法における走査信号の最大
振幅を低減することによって、低コストで優れた性能を
有する駆動回路内蔵型アクティブマトリクス基板を用い
た液晶表示装置とその駆動方法を提供することを目的と
する。
あり、従来の容量結合駆動方法における走査信号の最大
振幅を低減することによって、低コストで優れた性能を
有する駆動回路内蔵型アクティブマトリクス基板を用い
た液晶表示装置とその駆動方法を提供することを目的と
する。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明による液晶表示装置は、走査側駆動回路部が第
１および第２の走査側駆動回路部から成り、前記走査信
号配線が第１および第２の走査信号配線から成り、第１
の走査信号配線は第１の走査側駆動回路部に接続される
と共にスイッチング素子を介して前記画素電極に接続さ
れ、第２の走査信号配線は第２の走査側駆動回路部に接
続されると共に静電容量を介して前記画素電極に結合さ
れているることを特徴とする。
の本発明による液晶表示装置は、走査側駆動回路部が第
１および第２の走査側駆動回路部から成り、前記走査信
号配線が第１および第２の走査信号配線から成り、第１
の走査信号配線は第１の走査側駆動回路部に接続される
と共にスイッチング素子を介して前記画素電極に接続さ
れ、第２の走査信号配線は第２の走査側駆動回路部に接
続されると共に静電容量を介して前記画素電極に結合さ
れているることを特徴とする。
【００１１】また、このような構成を有する液晶表示装
置の本発明による駆動方法は、第１の走査側駆動回路部
によって前記スイッチング素子をスイッチングさせるた
めの第１の走査信号を第１の走査信号配線に与え、第２
の走査側駆動回路部によって前記画素電極に補償バイア
スを印加するための第２の走査信号を第２の走査信号配
線に与えることを特徴とする。
置の本発明による駆動方法は、第１の走査側駆動回路部
によって前記スイッチング素子をスイッチングさせるた
めの第１の走査信号を第１の走査信号配線に与え、第２
の走査側駆動回路部によって前記画素電極に補償バイア
スを印加するための第２の走査信号を第２の走査信号配
線に与えることを特徴とする。
【００１２】このように、本発明の液晶表示装置および
その駆動方法によれば、従来の容量結合駆動方法（図５
参照）における走査信号を、スイッチング素子のオン・
オフ制御用の本来の走査信号（ＶｇｔおよびＶｇｂ）
と、寄生容量による電位降下および液晶のしきい値電圧
を補償するための２つのバイアス電位（Ｖｅ（＋）およ
びＶｅ（−））とに分離して各別の走査側駆動回路部お
よび走査信号配線を介して印加する。したがって、走査
信号の最大振幅は従来のＶｇｔ−Ｖｅ（−）に比べて大
幅に小さいＶｇｔ−Ｖｇｂとなる。
その駆動方法によれば、従来の容量結合駆動方法（図５
参照）における走査信号を、スイッチング素子のオン・
オフ制御用の本来の走査信号（ＶｇｔおよびＶｇｂ）
と、寄生容量による電位降下および液晶のしきい値電圧
を補償するための２つのバイアス電位（Ｖｅ（＋）およ
びＶｅ（−））とに分離して各別の走査側駆動回路部お
よび走査信号配線を介して印加する。したがって、走査
信号の最大振幅は従来のＶｇｔ−Ｖｅ（−）に比べて大
幅に小さいＶｇｔ−Ｖｇｂとなる。
【００１３】これによって、容量結合駆動方法の有する
利点を損なうことなく、スイッチング素子の耐圧を下げ
ることができ、チップサイズの低減やコスト削減が可能
となる。本発明の液晶表示装置および駆動回路は、従来
用いられている外付けの駆動回路を液晶パネルの両側
（または片側）に付加することにより実現することもで
きるが、走査側駆動回路部の機能素子として多結晶シリ
コン薄膜トランジスタを用いて、液晶パネルと同一の基
板上に駆動回路を形成することが好ましい。このように
すれば、従来の非晶質シリコン薄膜トランジスタを用い
た場合に比べて、小形化およびコスト低減に一層寄与す
ることができる。
利点を損なうことなく、スイッチング素子の耐圧を下げ
ることができ、チップサイズの低減やコスト削減が可能
となる。本発明の液晶表示装置および駆動回路は、従来
用いられている外付けの駆動回路を液晶パネルの両側
（または片側）に付加することにより実現することもで
きるが、走査側駆動回路部の機能素子として多結晶シリ
コン薄膜トランジスタを用いて、液晶パネルと同一の基
板上に駆動回路を形成することが好ましい。このように
すれば、従来の非晶質シリコン薄膜トランジスタを用い
た場合に比べて、小形化およびコスト低減に一層寄与す
ることができる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ説明する。図１に本発明の実施形態に
係る液晶表示装置の回路図を示す。図１における画像表
示部Ａ、第１走査側駆動回路部Ｂ１、第２走査側駆動回
路部Ｂ２、および表示側駆動回路部Ｃはアクティブマト
リクス基板上に形成されている。画像表示部Ａにおい
て、１ａおよび１ｂはそれぞれ第１および第２の走査信
号配線、２は表示信号配線、３は画素電極、４は第１の
走査信号配線１ａと表示信号配線２および画素電極３に
接続されたスイッチング素子、５はスイッチング素子４
のゲート・ドレイン間の寄生容量、６は画素電極３と第
２の走査信号配線１ｂとの間に設けられた蓄積容量であ
る。
図面を参照しつつ説明する。図１に本発明の実施形態に
係る液晶表示装置の回路図を示す。図１における画像表
示部Ａ、第１走査側駆動回路部Ｂ１、第２走査側駆動回
路部Ｂ２、および表示側駆動回路部Ｃはアクティブマト
リクス基板上に形成されている。画像表示部Ａにおい
て、１ａおよび１ｂはそれぞれ第１および第２の走査信
号配線、２は表示信号配線、３は画素電極、４は第１の
走査信号配線１ａと表示信号配線２および画素電極３に
接続されたスイッチング素子、５はスイッチング素子４
のゲート・ドレイン間の寄生容量、６は画素電極３と第
２の走査信号配線１ｂとの間に設けられた蓄積容量であ
る。
【００１５】第１の走査信号配線１ａはスイッチング素
子４を介して画素電極３に接続され、第２の走査信号配
線１ｂは蓄積容量６を介して画素電極３に接続されてい
る。第１および第２の走査側駆動回路部Ｂ１，Ｂ２にお
いて、７ａ，７ｂは第１および第２の転送クロック入力
端子、８ａ，８ｂは第１および第２のスタートパルス入
力端子、９ａ，９ｂは第１および第２のシフトレジスタ
である。表示側駆動回路部Ｃにおいて、１０は転送クロ
ック入力端子、１１はスタートパルス入力端子、１２は
シフトレジスタ、１３は画像信号入力端子、１４はトラ
ンスファーゲート素子である。また、１５は対向基板上
に形成された対向電極、１６はアクティブマトリクス基
板と対向基板との間に保持された液晶層である。
子４を介して画素電極３に接続され、第２の走査信号配
線１ｂは蓄積容量６を介して画素電極３に接続されてい
る。第１および第２の走査側駆動回路部Ｂ１，Ｂ２にお
いて、７ａ，７ｂは第１および第２の転送クロック入力
端子、８ａ，８ｂは第１および第２のスタートパルス入
力端子、９ａ，９ｂは第１および第２のシフトレジスタ
である。表示側駆動回路部Ｃにおいて、１０は転送クロ
ック入力端子、１１はスタートパルス入力端子、１２は
シフトレジスタ、１３は画像信号入力端子、１４はトラ
ンスファーゲート素子である。また、１５は対向基板上
に形成された対向電極、１６はアクティブマトリクス基
板と対向基板との間に保持された液晶層である。
【００１６】図２にこの液晶表示装置の駆動方法におけ
る駆動波形図を示す。図２において、Ｖｇ１，Ｖｇ２は
第１および第２の走査信号、Ｖｓは画像信号、Ｖｄは画
素電極電位、Ｖｃは対向電極電位である。第１の走査信
号Ｖｇ１はスイッチング素子４をオンにする電位（Ｖｇ
ｔ）とオフにする電位（Ｖｇｂ）からなる。第２の走査
信号Ｖｇ２は寄生容量Ｃｇｄによる電位降下ΔＶと液晶
のしきい値電圧を補償する２つのバイアス電位（Ｖｅ
（＋），Ｖｅ（−））からなる。
る駆動波形図を示す。図２において、Ｖｇ１，Ｖｇ２は
第１および第２の走査信号、Ｖｓは画像信号、Ｖｄは画
素電極電位、Ｖｃは対向電極電位である。第１の走査信
号Ｖｇ１はスイッチング素子４をオンにする電位（Ｖｇ
ｔ）とオフにする電位（Ｖｇｂ）からなる。第２の走査
信号Ｖｇ２は寄生容量Ｃｇｄによる電位降下ΔＶと液晶
のしきい値電圧を補償する２つのバイアス電位（Ｖｅ
（＋），Ｖｅ（−））からなる。
【００１７】画像表示部Ａのスイッチング素子４は、第
１の走査側駆動回路部Ｂ１から第１の走査信号配線１ａ
に印加される走査信号Ｖｇ１がオン電位（Ｖｇｔ）であ
る期間だけオン状態となる。このとき表示側駆動回路部
Ｃから表示信号配線２に伝達された画像信号Ｖｓが、オ
ン状態のスイッチング素子４を介して画素電極３に印加
される。走査信号Ｖｇ１がオフ電位（Ｖｇｂ）に変化し
てスイッチング素子４がオフ状態になると、画素電極電
位Ｖｄは液晶容量および蓄積容量６によって保持される
が、蓄積容量６および第２の走査信号配線１ｂを介して
第２の走査側駆動回路部Ｂ２から与えられる第２の走査
信号Ｖｇ２の電位に応じてシフトする。一画面の描画が
終わり次のフレームになると、画像信号Ｖｓはその中心
電位に対して極性が反転し、同様の動作が繰り返され
る。
１の走査側駆動回路部Ｂ１から第１の走査信号配線１ａ
に印加される走査信号Ｖｇ１がオン電位（Ｖｇｔ）であ
る期間だけオン状態となる。このとき表示側駆動回路部
Ｃから表示信号配線２に伝達された画像信号Ｖｓが、オ
ン状態のスイッチング素子４を介して画素電極３に印加
される。走査信号Ｖｇ１がオフ電位（Ｖｇｂ）に変化し
てスイッチング素子４がオフ状態になると、画素電極電
位Ｖｄは液晶容量および蓄積容量６によって保持される
が、蓄積容量６および第２の走査信号配線１ｂを介して
第２の走査側駆動回路部Ｂ２から与えられる第２の走査
信号Ｖｇ２の電位に応じてシフトする。一画面の描画が
終わり次のフレームになると、画像信号Ｖｓはその中心
電位に対して極性が反転し、同様の動作が繰り返され
る。
【００１８】なお、アクティブマトリクス基板の走査側
駆動回路部および表示側駆動回路部の機能素子、およ
び、画像表示部のスイッチング素子として、多結晶シリ
コン薄膜トランジスタを用いることが好ましい。これに
よって、アクティブマトリクス基板上に駆動回路を内蔵
することが容易になり、コスト低減および小形化に寄与
することができる。
駆動回路部および表示側駆動回路部の機能素子、およ
び、画像表示部のスイッチング素子として、多結晶シリ
コン薄膜トランジスタを用いることが好ましい。これに
よって、アクティブマトリクス基板上に駆動回路を内蔵
することが容易になり、コスト低減および小形化に寄与
することができる。
【００１９】
【発明の効果】以上のように、本発明の液晶表示装置お
よびその駆動方法によれば、従来の容量結合駆動方法に
おける走査信号を、スイッチング素子のオン電位（Ｖｇ
ｔ）およびオフ電位（Ｖｇｂ）からなる本来の走査信号
と、寄生容量による電位降下と液晶のしきい値電圧を補
償する２つのバイアス電位（Ｖｅ（＋），Ｖｅ（−））
とに分けて供給するので、スイッチング素子に印加され
る走査信号の最大振幅を低減することができ、信頼性の
向上およびコスト低減を図ることができる。
よびその駆動方法によれば、従来の容量結合駆動方法に
おける走査信号を、スイッチング素子のオン電位（Ｖｇ
ｔ）およびオフ電位（Ｖｇｂ）からなる本来の走査信号
と、寄生容量による電位降下と液晶のしきい値電圧を補
償する２つのバイアス電位（Ｖｅ（＋），Ｖｅ（−））
とに分けて供給するので、スイッチング素子に印加され
る走査信号の最大振幅を低減することができ、信頼性の
向上およびコスト低減を図ることができる。
【図１】本発明の実施形態に係る液晶表示装置の回路図
【図２】本発明の実施形態に係る液晶表示装置の駆動方
法における駆動波形図
法における駆動波形図
【図３】従来の駆動回路内蔵型Ｐ−Ｓｉ ＴＦＴ−ＬＣ
Ｄの回路図
Ｄの回路図
【図４】従来のＴＦＴ−ＬＣＤの１フレーム反転駆動方
式における駆動波形図
式における駆動波形図
【図５】従来のＴＦＴ−ＬＣＤの容量結合駆動方式にお
ける駆動波形図
ける駆動波形図
Ａ 画像表示部 Ｂ１，Ｂ２ 走査側駆動回路部 Ｃ 表示側駆動回路部 １ａ，１ｂ 走査配線 ２ 表示配線 ３ 画素電極 ４ スイッチング素子 ５ 寄生容量 ６ 蓄積容量 ７ａ，７ｂ 転送クロック入力端子 ８ａ，８ｂ スタートパルス入力端子 ９ａ，９ｂ シフトレジスタ １０ 転送クロック入力端子 １１ スタートパルス入力端子 １２ シフトレジスタ １３ 画像信号入力端子 １４ トランスファーゲート素子 １５ 対向電極 １６ 液晶層
フロントページの続き (72)発明者 古林 好則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 絶縁基板上に複数の走査信号配線と複数
の表示信号配線とがマトリクス状に配置され、それらの
配線の各交差点に対応してスイッチング素子および画素
電極が形成された画像表示部と、前記走査信号配線に走
査信号を与える走査側駆動回路部と、前記表示信号配線
に表示信号を与える表示側駆動回路部とが形成されたア
クティブマトリクス基板と、 絶縁基板上に透明電極が形成された対向基板と、 前記アクティブマトリクス基板と前記対向基板との間に
保持された液晶層とを備えた液晶表示装置であって、 前記走査側駆動回路部が第１および第２の走査側駆動回
路部から成り、前記走査信号配線が第１および第２の走
査信号配線から成り、 第１の走査信号配線は第１の走査側駆動回路部に接続さ
れると共にスイッチング素子を介して前記画素電極に接
続され、 第２の走査信号配線は第２の走査側駆動回路部に接続さ
れると共に静電容量を介して前記画素電極に接続されて
いるることを特徴とする液晶表示装置。 - 【請求項２】 前記走査側駆動回路部の機能素子とし
て、多結晶シリコン薄膜トランジスタが用いられ、か
つ、液晶部と同一の基板上に第１および第２の走査側駆
動回路が形成されている請求項１記載の液晶表示装置。 - 【請求項３】 請求項１記載の液晶表示装置を駆動する
ための方法であって、第１の走査側駆動回路部によって
前記スイッチング素子をスイッチングさせるための第１
の走査信号を第１の走査信号配線に与え、第２の走査側
駆動回路部によって前記画素電極に補償バイアスを印加
するための第２の走査信号を第２の走査信号配線に与え
ることを特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810096A JPH1039277A (ja) | 1996-07-26 | 1996-07-26 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19810096A JPH1039277A (ja) | 1996-07-26 | 1996-07-26 | 液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1039277A true JPH1039277A (ja) | 1998-02-13 |
Family
ID=16385498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19810096A Pending JPH1039277A (ja) | 1996-07-26 | 1996-07-26 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1039277A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355593B1 (ko) * | 1999-10-22 | 2002-10-11 | 닛본 덴기 가부시끼가이샤 | 내면절환모드액정디스플레이장치 |
| JP2004302414A (ja) * | 2003-03-31 | 2004-10-28 | Boe Hydis Technology Co Ltd | 液晶表示装置 |
| JP2005156764A (ja) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | 表示装置 |
| KR100511253B1 (ko) * | 2002-05-24 | 2005-08-31 | 엘지전자 주식회사 | 매트릭스형 디스플레이의 구동회로 |
| US7084848B2 (en) | 2000-10-31 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd | Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns |
| US7369112B2 (en) | 2003-08-11 | 2008-05-06 | Sony Corporation | Display and method for driving the same |
| JP2008225507A (ja) * | 2008-06-06 | 2008-09-25 | Sony Corp | 表示装置及びその駆動方法 |
| WO2009084270A1 (ja) | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 補助容量配線駆動回路および表示装置 |
| WO2011048843A1 (ja) | 2009-10-20 | 2011-04-28 | シャープ株式会社 | 表示装置 |
| KR101048532B1 (ko) | 2008-12-24 | 2011-07-11 | 가시오게산키 가부시키가이샤 | 액정표시장치 |
| US8547368B2 (en) | 2007-12-28 | 2013-10-01 | Sharp Kabushiki Kaisha | Display driving circuit having a memory circuit, display device, and display driving method |
| US8675811B2 (en) | 2007-12-28 | 2014-03-18 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| US8718223B2 (en) | 2007-12-28 | 2014-05-06 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
-
1996
- 1996-07-26 JP JP19810096A patent/JPH1039277A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355593B1 (ko) * | 1999-10-22 | 2002-10-11 | 닛본 덴기 가부시끼가이샤 | 내면절환모드액정디스플레이장치 |
| US7084848B2 (en) | 2000-10-31 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd | Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns |
| KR100511253B1 (ko) * | 2002-05-24 | 2005-08-31 | 엘지전자 주식회사 | 매트릭스형 디스플레이의 구동회로 |
| JP2004302414A (ja) * | 2003-03-31 | 2004-10-28 | Boe Hydis Technology Co Ltd | 液晶表示装置 |
| US7369112B2 (en) | 2003-08-11 | 2008-05-06 | Sony Corporation | Display and method for driving the same |
| JP2005156764A (ja) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | 表示装置 |
| US8587572B2 (en) | 2007-12-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Storage capacitor line drive circuit and display device |
| WO2009084270A1 (ja) | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 補助容量配線駆動回路および表示装置 |
| US8718223B2 (en) | 2007-12-28 | 2014-05-06 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| US8675811B2 (en) | 2007-12-28 | 2014-03-18 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| US8547368B2 (en) | 2007-12-28 | 2013-10-01 | Sharp Kabushiki Kaisha | Display driving circuit having a memory circuit, display device, and display driving method |
| JP2008225507A (ja) * | 2008-06-06 | 2008-09-25 | Sony Corp | 表示装置及びその駆動方法 |
| KR101048532B1 (ko) | 2008-12-24 | 2011-07-11 | 가시오게산키 가부시키가이샤 | 액정표시장치 |
| WO2011048843A1 (ja) | 2009-10-20 | 2011-04-28 | シャープ株式会社 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| JP3279238B2 (ja) | 液晶表示装置 | |
| US7705819B2 (en) | Display device | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH09134152A (ja) | 液晶表示装置 | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JPH07181927A (ja) | 画像表示装置 | |
| EP1406241A2 (en) | Driving circuit and voltage generating circuit and display using the same | |
| JPH05303354A (ja) | アクティブマトリクス基板 | |
| JP4612153B2 (ja) | 平面表示装置 | |
| US6803895B2 (en) | Active matrix display device | |
| JPH04360127A (ja) | 液晶表示装置 | |
| JP3107312B2 (ja) | アクティブマトリクス表示装置 | |
| JP2005534052A (ja) | アクティブマトリックス液晶表示装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| JP3803020B2 (ja) | 液晶表示装置 | |
| JPH10115839A (ja) | 液晶表示装置 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| JPH02223913A (ja) | アクテイブマトリクス液晶デイスプレイ | |
| JP3468486B2 (ja) | アクティブマトリクス基板 | |
| US20220059046A1 (en) | Display device | |
| JP4455714B2 (ja) | 薄膜トランジスタ基板及びそれを用いた液晶表示パネル |