CN103681690A - 薄膜晶体管基底及其制造方法 - Google Patents

薄膜晶体管基底及其制造方法 Download PDF

Info

Publication number
CN103681690A
CN103681690A CN201310273244.2A CN201310273244A CN103681690A CN 103681690 A CN103681690 A CN 103681690A CN 201310273244 A CN201310273244 A CN 201310273244A CN 103681690 A CN103681690 A CN 103681690A
Authority
CN
China
Prior art keywords
layer
pattern
film transistor
thin film
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310273244.2A
Other languages
English (en)
Inventor
李玟真
姜闰浩
柳世桓
李镕守
沈珍英
李知嬗
崔炚永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103681690A publication Critical patent/CN103681690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种薄膜晶体管基底及其制造方法。薄膜晶体管基底包括：基础基底；有源图案，设置在基础基底上，并且包括源电极、漏电极以及设置在源电极和漏电极之间的包括氧化物半导体的沟道；栅极绝缘图案，设置在有源图案上；栅电极，设置在栅极绝缘图案上并且与沟道叠置；光阻挡图案，设置在基础基底和有源图案之间。

Description

薄膜晶体管基底及其制造方法
技术领域
本发明的示例性实施例涉及一种薄膜晶体管基底和一种制造该薄膜晶体管基底的方法。更具体地讲，本发明的示例性实施例涉及一种包括氧化物半导体的薄膜晶体管基底和一种制造该薄膜晶体管基底的方法。
背景技术
薄膜晶体管用于诸如平板显示器的各种电子装置。例如，薄膜晶体管用作包括液晶显示器、有机发光二极管显示器或电泳显示器等在内的平板显示器中的开关器件或驱动元件。
薄膜晶体管包括栅电极、源电极、漏电极以及形成源电极和漏电极之间的沟道的沟道层。沟道层包括半导体层，半导体层包括非晶硅、多晶硅或氧化物半导体等。
非晶硅的电子迁移率相对低，可以为大约1cm2/V至大约10cm2/V，从而包括非晶硅的薄膜晶体管具有相对低的驱动特性。相反，多晶硅的电子迁移率相对高，可以为大约10cm2/V至大约数百cm2/V。然而，需要晶化工艺来形成多晶硅。因此，难以在大尺寸基底上形成均匀的多晶硅层，并且带来的制造成本高。
氧化物半导体可以通过低温工艺来形成，并且氧化物半导体可以容易被大规模化且可以具有高的电子迁移率。因此，正在积极地对包括氧化物半导体的薄膜晶体管展开研究。
薄膜晶体管的栅电极可以与源电极或漏电极形成寄生电容。寄生电容会导致数据信号或栅极信号的信号延迟。因此，为了实现分辨率高且尺寸大的显示面板，需要减小寄生电容。
发明内容
本发明的示例性实施例提供了一种能够改善氧化物半导体的电特性的薄膜晶体管基底。
本发明的示例性实施例还提供了一种制造薄膜晶体管基底的方法。
本发明的附加特征将在下面的描述中进行阐述，部分地通过描述将是清楚的，或者可通过对发明的实践而了解。
本发明的示例性实施例公开了一种薄膜晶体管基底，所述薄膜晶体管基底包括：基础基底；有源图案，设置在基础基底上，并且包括源电极、漏电极以及设置在源电极和漏电极之间的包括氧化物半导体的沟道；栅极绝缘图案，设置在有源图案上；栅电极，设置在栅极绝缘图案上并且与沟道叠置；光阻挡图案，设置在基础基底和有源图案之间。
本发明的示例性实施例还公开了一种制造薄膜晶体管基底的方法。在该方法中，形成氧化物半导体层。将氧化物半导体层图案化以形成氧化物半导体图案。在氧化物半导体图案上顺序地形成栅极绝缘层和栅极金属层。将栅极金属层图案化以形成栅电极。将栅极绝缘层图案化以形成栅极绝缘图案，从而使氧化物半导体图案的一部分暴露。使氧化物半导体图案的被暴露的部分还原以形成源电极和漏电极，源电极和漏电极包括金属。
将要理解的是，前述总体的描述和后面详细的描述都是示例性的和解释性的，并且意图对所保护的发明提供进一步的解释。
附图说明
附图示出了发明的实施例，并且与描述一起用来解释本发明的原理，其中，包括附图来提供对发明进一步的理解，并且将附图包含在本说明书中并且使附图构成本说明书的一部分。
图1是示出了根据本发明示例性实施例的薄膜晶体管基底的平面图。
图2是沿着图1的I-I'线截取的剖视图。
图3、图4、图5、图6、图7、图8、图9、图10和图11是示出了制造图1和图2中示出的薄膜晶体管基底的方法的剖视图。
图12、图13、图14、图15和图16是示出了根据本发明另一示例性实施例的制造薄膜晶体管基底的方法的剖视图。
图17、图18、图19、图20和图21是示出了根据本发明又一示例性实施例的制造薄膜晶体管基底的方法的剖视图。
图22是图20中示出的薄膜晶体管基底的光阻挡图案的平面图。
具体实施方式
在下文中参照附图更充分地描述发明，附图中示出了发明的实施例。然而，本发明可以以许多不同的形式来实施，而不应被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开是彻底的，并且这些实施例将向本领域技术人员充分地传达发明范围。在附图中，为了清晰起见，可能会夸大层、区域、膜、面板等的尺寸和相对尺寸。同样的标号指示同样的元件。
将理解，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”或“连接到”另一元件时，该元件可以直接在所述另一元件上或直接连接到所述另一元件，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”或“直接连接到”另一元件时，并不存在中间元件。将理解，出于本公开的目的，“X、Y和Z中的至少一个（种）”可以被解释为只有X、只有Y、只有Z或者两项或更多项X、Y和Z的任意组合（例如，XYZ、XYY、YZ、ZZ）。
图1是示出了根据本发明示例性实施例的薄膜晶体管基底的平面图。图2是沿着图1的I-I'线截取的剖视图。
参照图1和图2，薄膜晶体管基底100包括基础基底110、栅极线GL、数据线DL和有源图案120。
栅极线GL在平面图中沿第一方向D1延伸，数据线DL沿与第一方向D1交叉的第二方向D2延伸。第一方向D1可以基本垂直于第二方向D2。
栅极线GL电连接到栅电极GE。栅电极GE可以沿第二方向D2从栅极线GL突出。
在示例性实施例中，栅极线GL和栅电极GE可以具有多层结构。具体地讲，栅极线GL和栅电极GE包括上覆盖层182、下覆盖层186以及设置在上覆盖层182和下覆盖层186之间的金属层184。
上覆盖层182和下覆盖层186包括氧化物，并且可以具有比金属层184的莫氏硬度（Moh’s hardness）值大的莫氏硬度值，以在使用刷子的清洁工艺中保护金属层184。例如，上覆盖层182和下覆盖层186的莫氏硬度的值可以等于或大于大约4.0。所述氧化物可以包括氧化铟锌（IZO）、氧化铟锡（ITO）、氧化镓锌（GZO）和氧化锌铝（ZAO）中的至少一种。
在示例性实施例中，金属层184可以包括铜，上覆盖层182和下覆盖层186可以包括IZO。
可选择地，栅极线GL可以具有包括铜、银、铬、钼、铝、钛、锰或它们的合金的单层结构，或者可以具有包括不同材料的多层结构。栅极线可以包括铜层和设置在铜层上和/或下的钛层。
有源图案120包括沟道122、源电极124和漏电极126。沟道122、源电极124和漏电极126由同一层形成以连续地设置在同一层中。沟道122设置在源电极124和漏电极126之间。
沟道122与栅电极GE叠置。栅电极GE可以设置在沟道122上。栅极绝缘图案160可以设置在栅电极GE和沟道122之间。栅极绝缘图案160可以在栅极线GL下方延伸。因此，在平面图中，栅极绝缘图案160可以具有与栅电极GE和栅极线GL的尺寸和形状基本相同的尺寸和形状。
在示例性实施例中，栅极绝缘图案160可以具有多层结构。栅极绝缘图案160可以包括上栅极绝缘图案162和下栅极绝缘图案164，下绝缘图案164包括与上栅极绝缘图案162的材料不同的材料。可选择地，栅极绝缘图案160可以具有包括绝缘材料的单层结构（未示出）。
在示例性实施例中，薄膜晶体管基底100还可以包括电连接到漏电极126的像素电极PE。
数据线DL形成在基础基底110上，与源电极124分隔开，并且电连接到源电极124。数据线DL可以通过连接电极130电连接到源电极124。在示例性实施例中，与栅极线GL基本相似，数据线DL具有多层结构。数据线DL可以包括上覆盖层172、下覆盖层176以及设置在上覆盖层172和下覆盖层176之间的金属层174。上覆盖层172和下覆盖层176可以包括氧化物。
在示例性实施例中，金属层174可以包括铜，上覆盖层172和下覆盖层176可以包括IZO。可选择地，数据线DL可以为具有包括不同材料的多个金属层的多层结构或者为单层金属结构（未示出）。
在示例性实施例中，栅极线GL、栅电极GE和数据线DL可以具有大的锥形角（taper angle），以增大显示基底的开口率。栅极线GL、栅电极GE和数据线DL可以具有等于或大于大约60°的锥形角。该锥形角可以等于或大于大约70°。
数据绝缘层113形成在基础基底110上以覆盖数据线DL。第一平坦化层115设置在数据绝缘层113上。
在示例性实施例中，数据线DL可以具有相对大的锥形角和厚度以减少信号延迟，这会在基础基底上造成大的阶梯部分。第一平坦化层115使基础基底110的上表面平坦化，从而可以防止由阶梯部分带来的诸如信号线断开的问题。第一平坦化层115可以是包括有机材料的绝缘层。
沟道122、源电极124、漏电极126和栅电极GE形成薄膜晶体管。当通过栅极线GL向栅电极GE施加栅极信号时，沟道122变成电导体。因此，通过连接电极130、源电极124、沟道122和漏电极126将由数据线DL提供的数据信号传递到像素电极。
薄膜晶体管基底100还可以包括覆盖薄膜晶体管和数据绝缘层113的钝化层117以及覆盖钝化层117的第二平坦化层119。像素电极PE和连接电极130形成在第二平坦化层119上。
连接电极130通过穿过第二平坦化层119、钝化层117、第一平坦化层115和数据绝缘层113形成的第一接触孔CH1连接到数据线DL。此外，连接电极130通过穿过第二平坦化层119和钝化层117形成的第二接触孔CH2连接到源电极124。像素电极PE通过穿过第二平坦化层119和钝化层117形成的第三接触孔CH3连接到漏电极126。
光阻挡图案140设置在沟道122下方。光阻挡图案140覆盖沟道122的下表面，以防止外部光穿过沟道122的下表面进入沟道122。光阻挡图案140可以与包括沟道122的有源图案120的整个部分叠置。在示例性实施例中，光阻挡图案140和有源图案120可以利用同一掩模形成。按照这种方式，光阻挡图案140的边缘可以在平面图中与有源图案120的边缘重合。因此，在平面图中，光阻挡图案140可以具有与有源图案120的尺寸和形状基本相同的尺寸和形状。
可选择地，光阻挡图案140不仅可以与包括沟道的有源图案120的整个部分叠置而且可以与栅电极GE的整个部分叠置。当栅电极GE具有不与沟道122叠置的部分时，光阻挡图案140不仅可以与沟道122自身叠置而且可以与栅电极GE的不与沟道122叠置的部分叠置。按照这种方式，在平面图中，光阻挡图案140可以具有比有源图案120的尺寸大的尺寸。
在示例性实施例中，缓冲图案150设置在光阻挡图案140和有源图案120之间。光阻挡图案140可以形成在第一平坦化层115上。可选择地，可以在光阻挡图案140和第一平坦化层115之间形成包括诸如氧化硅或氮化硅的无机材料的绝缘层（未示出）。
图3至图11是示出了制造图1和图2中示出的薄膜晶体管基底的方法的剖视图。
参照图3，在基础基底110上形成数据金属层270。基础基底110的示例可以包括玻璃基底、石英基底、硅基底或塑料基底等。
数据金属层270包括上覆盖层272、金属层274和下覆盖层276。上覆盖层272和下覆盖层276可以包括诸如IZO的氧化物，金属层274可以包括诸如铜的金属。金属层274的厚度可以为大约1μm至大约3μm。上覆盖层272和下覆盖层276可以具有比金属层274的莫氏硬度值大的莫氏硬度值。例如，上覆盖层272和下覆盖层276的莫氏硬度值可以等于或大于大约4.0。
可以通过溅射工艺形成金属层274，可以通过化学气相沉积（CVD）工艺或等离子体增强化学气相沉积（PECVD）工艺等形成上覆盖层272和下覆盖层276。
参照图4，将数据金属层270图案化以形成数据线DL。
可以在上覆盖层272上涂覆光致抗蚀剂组成物以形成具有与数据线DL对应的形状的光致抗蚀剂图案。然后，顺序地对没有被光致抗蚀剂图案覆盖的上覆盖层272、金属层274和下覆盖层276进行蚀刻，以形成数据线DL。
可以利用相同的蚀刻剂在同一工艺中蚀刻上覆盖层272、金属层274和下覆盖层276。因此，数据线DL可以具有相对大的锥形角，从而增大显示基底的开口率。锥形角可以被定义为由数据线DL的下表面和侧表面形成的角。优选地，数据线DL的锥形角θ可以等于或大于大约60°。
用于蚀刻剂的蚀刻组成物可以包括磷酸、硝酸、乙酸、铜盐、氟化金属酸（fluorometallic acid）、硝酸盐、乙酸盐和水。
数据线DL包括上覆盖层172、下覆盖层176以及设置在上覆盖层172和下覆盖层176之间的金属层174。可以在蚀刻数据金属层270之后或者在形成数据金属层270之后用刷子清洁具有数据线DL的基础基底110。因为包括氧化物的上覆盖层172的硬度比金属层174的硬度大，所以可以防止因与刷子的摩擦引起的对金属层174的损坏。此外，下覆盖层176可以增强数据线DL与基础基底110之间的粘附性。
参照图5，在基础基底110上顺序地形成数据绝缘层113、第一平坦化层115、光阻挡层240、缓冲层250和氧化物半导体层220。数据绝缘层113覆盖数据线。在数据绝缘层113上设置第一平坦化层115。在第一平坦化层115上设置光阻挡层240。在光阻挡层240上设置缓冲层250。在缓冲层250上设置氧化物半导体层220。
在示例性实施例中，数据线DL可以先于薄膜晶体管形成。此外，可以将数据线DL埋置在第一平坦化层115中。
在示例性实施例中，第一平坦化层115包括有机材料。因此，当数据线DL接触第一平坦化层115时，可能因例如金属扩散等而使数据线DL的电特性劣化。数据绝缘层113包括无机材料并且覆盖数据线DL，以保护数据线DL。例如，数据绝缘层113可以包括氮化硅、氧化硅和氧化铝中的至少一种，并且可以具有大约至大约
Figure BDA00003448776300072
的厚度。
在数据绝缘层113上涂覆包括粘结剂用树脂的组成物。例如，粘结剂用树脂可以包括高耐热性的树脂，例如，丙烯酸类树脂或酚醛树脂等。可以通过旋涂来涂覆该组成物。可以通过热或UV线使该组成物固化，以形成第一平坦化层115。第一平坦化层115可以足够厚以使基础基底的上表面平坦化。
可用于光阻挡层240的材料的示例可以包括金属、合金、无机绝缘材料和有机绝缘材料中的至少一种。光阻挡层240可以包括氧化硅、硅锗合金、锗和氧化钛中的至少一种。光阻挡层240可以包括硅锗合金（SiGe）。在示例性实施例中，沟道可以包括氧化物半导体。该氧化物半导体特别容易受到因波长不大于大约450nm的紫外辐射导致的损坏。硅锗合金阻挡UV的能力高。因此，包括硅锗合金的光阻挡层240可以有效地阻挡由光源等产生的紫外辐射，从而保护沟道。光阻挡层240的硅锗合金可以具有非晶相。光阻挡层240可以具有包括硅锗合金的单层结构或者具有包括硅锗合金层和锗层的多层结构（未示出）。锗层可以设置在硅锗合金层之上或之下。
光阻挡层240的厚度可以为大约
Figure BDA00003448776300073
至大约
Figure BDA00003448776300074
。当光阻挡层240的厚度小于大约
Figure BDA00003448776300075
时，光阻挡图案的光阻挡能力会下降到使电特性劣化的程度。当光阻挡层240的厚度大于大约
Figure BDA00003448776300076
时，光阻挡图案会与有源图案120的源电极124或漏电极126形成电容，从而使信号传播延迟。
光阻挡层240的厚度可以为大约至大约
Figure BDA00003448776300078
。当光阻挡层240的厚度不小于大约
Figure BDA00003448776300079
时，光阻挡图案可以具有足够高的光学密度。
缓冲层250可以包括绝缘氧化物，该绝缘氧化物包括氧化硅、氧化铝、氧化铪和氧化钇中的至少一种。缓冲层250的厚度可以为大约至大约1μm。
在缓冲层250上形成氧化物半导体层220。氧化物半导体层220可以包括金属氧化物半导体。例如，金属氧化物半导体可以包括锌、铟、镓、锡、钛、磷或它们的组合的氧化物。金属氧化物半导体可以包括氧化锌（ZnO）、氧化锌锡（ZTO）、氧化锌铟（ZIO）、氧化铟（InO）、氧化钛（TiO）、氧化铟镓锌（IGZO）和氧化铟锌锡（IZTO）中的至少一种。
可以通过化学气相沉积（CVD）工艺、等离子体增强化学气相沉积（PECVD）工艺或溶液涂覆工艺等形成氧化物半导体层220。
参照图6，将氧化物半导体层220图案化，以形成氧化物半导体图案222。在氧化物半导体层220上形成光致抗蚀剂图案PR之后，通过使用光致抗蚀剂图案PR作为掩模来蚀刻氧化物半导体层220的被暴露的部分。因此，使缓冲层250的上表面部分地暴露。
然后，通过使用光致抗蚀剂图案PR作为掩模来顺序地蚀刻缓冲层250和光阻挡层240，以形成缓冲图案150和光阻挡图案140。随后，去除光致抗蚀剂图案PR。结果，氧化物半导体图案222、缓冲图案150和光阻挡图案140在平面图中具有基本相同的尺寸和形状。
参照图7，在氧化物半导体图案222和第一平坦化层115上形成栅极绝缘层260和栅极金属层280。
栅极绝缘层260包括上栅极绝缘层262和下栅极绝缘层264。下栅极绝缘层264与氧化物半导体图案222接触。因此，下栅极绝缘层264可以包括具有相对小的百分比的氢的材料。例如，下栅极绝缘层264可以包括绝缘氧化物，该绝缘氧化物包括氧化硅、氧化铝、氧化铪和氧化钇中的至少一种，下栅极绝缘层264的厚度可以为大约
Figure BDA00003448776300081
至大约
Figure BDA00003448776300082
。在下栅极绝缘层264上形成上栅极绝缘层262。上栅极绝缘层262可以包括氮化硅等，上栅极绝缘层262的厚度可以为大约
Figure BDA00003448776300083
至大约
Figure BDA00003448776300084
。
在示例性实施例中，如上所述，栅极绝缘层260具有多层结构。可选择地，栅极绝缘层260可以具有包括诸如氧化硅的绝缘氧化物的单层结构（未示出）。
栅极金属层280包括上覆盖层282、金属层284和下覆盖层286。上覆盖层282和下覆盖层286可以包括诸如IZO的氧化物，金属层284可以包括诸如铜的金属。栅极金属层280可以具有与数据金属层270的构成相同的构成。因此，将省略任何重复性的解释。
参照图7和图8，将栅极金属层280图案化，以形成栅电极GE和栅极线GL。
可以在上覆盖层282上涂覆光致抗蚀剂组成物，以形成具有与栅极线GL和栅电极GE对应的形状的光致抗蚀剂图案。然后，顺序地对没有被光致抗蚀剂图案覆盖的上覆盖层282、金属层284和下覆盖层286进行蚀刻，以形成栅极线GL和栅电极GE。
可以利用相同的蚀刻剂在同一工艺中蚀刻上覆盖层282、金属层284和下覆盖层286。因此，栅极线GL可以具有相对大的锥形角，从而可以增大显示基底的开口率。
参照图9，通过使用栅电极GE和栅极线GL作为掩模将上栅极绝缘层262和下栅极绝缘层264图案化，以形成栅极绝缘图案160。因此，栅极绝缘图案160可以具有与栅极线GL和栅电极GE的尺寸和形状基本相同的尺寸和形状。
在将栅极绝缘层图案化的工艺中，使氧化物半导体图案222暴露。然而，氧化物半导体图案222包括与栅极绝缘层260的材料不同的材料。因此，氧化物半导体图案222具有相对于栅极绝缘层的蚀刻选择性，氧化物半导体图案222在栅极绝缘层被蚀刻时基本没有被蚀刻。
然后，由氧化物半导体图案222形成沟道122、源电极124和漏电极126。氧化物半导体图案222的没有被栅电极GE和栅极绝缘图案160覆盖的部分可以变成源电极124和漏电极126。
可以对氧化物半导体图案222进行等离子体处理，以形成源电极124和漏电极126。例如，利用H2、He、PH3、NH3、SiH4、CH4、C2H2、B2H6、CO2、GeH4、H2Se、H2S、Ar、N2、N2O或CHF3等的等离子体气体PT来设置氧化物半导体图案222的暴露部分。因此，使氧化物半导体图案222中包括的半导体材料的至少一部分还原，从而形成金属性导体。结果，氧化物半导体图案222的被还原的部分形成源电极124和漏电极126，氧化物半导体图案222的没有被栅电极GE和栅极绝缘图案160覆盖的部分保留而用作沟道122。
可选择地，可以在还原气体的气氛中加热氧化物半导体图案222，或者可以对氧化物半导体图案222进行离子注入，从而形成源电极124和漏电极126。
参照图10，形成钝化层117以覆盖栅电极GE、栅极线GL、源电极124、漏电极126和第一平坦化层115。在钝化层117上形成第二平坦化层119。
钝化层117可以包括氮化硅、氧化硅和氧化铝中的至少一种。第二平坦化层119使薄膜晶体管基底的表面平坦化。可以在钝化层117上旋涂光致抗蚀剂组成物，以形成第二平坦化层119。
参照图11，将数据绝缘层113、第一平坦化层115、钝化层117和第二平坦化层119图案化，以形成多个接触孔。
可以将钝化层117和第二平坦化层119图案化，以形成暴露源电极124的一部分的第二接触孔CH2和暴露漏电极126的一部分的第三接触孔CH3。还可以将数据绝缘层113和第一平坦化层115图案化，以形成暴露数据线DL的一部分的第一接触孔CH1。
使第二平坦化层119曝光。然后，向第二平坦化层119施加显影剂，以去除曝光部分或未曝光部分，从而将第二平坦化层119图案化。通过利用第二平坦化层119作为掩模来蚀刻钝化层117、数据绝缘层113和第一平坦化层115，以形成第一接触孔至第三接触孔CH1、CH2和CH3。
然后，在第二平坦化层119上形成透明导电层。透明导电层可以包括IZO和ITO中的至少一种。
将透明导电层图案化，以形成图2中示出的连接电极130和像素电极PE。连接电极130通过第一接触孔CH1与数据线DL接触，并且通过第二接触孔CH2与源电极124接触。
如上所提出的，在示例性实施例中，数据线DL与源电极124分开形成，数据线DL可以通过连接电极130电连接到源电极124。
像素电极PE通过第三接触孔CH3与漏电极126接触。
根据薄膜晶体管基底和制造该薄膜晶体管基底的方法，在氧化物半导体层上形成栅电极，并且通过利用该栅电极由氧化物半导体层形成源电极、漏电极和沟道。因此，可以减小寄生电容。
此外，在包括氧化物半导体的沟道下方形成的是光阻挡图案，而不是栅电极或黑色矩阵。因此，保护沟道免受外部光的影响，从而提高了薄膜晶体管的可靠性。
此外，因为利用同一掩模来形成氧化物半导体图案和光阻挡图案，所以可以减少制造薄膜晶体管基底所需的掩模的数量。
此外，栅极线和/或数据线包括氧化物覆盖层。因此，可以防止在使用刷子的清洁工艺中对栅极线和/或数据线的损坏，并且可以防止在清洁工艺中形成的精细颗粒使薄膜晶体管的可靠性劣化。
此外，可以用相同的蚀刻剂对包括氧化物覆盖层的栅极线和/或数据线进行蚀刻。因此，可以增大栅极线和/或数据线的锥形角。因此，可以增大显示面板的开口率。
此外，形成平坦化层以使基底的表面平坦化，从而可以对通过形成具有大锥形角的数据线的工艺所产生的阶梯部分进行补偿。因此，可以改善制造工艺的可靠性。
图12至图16是示出了根据本发明另一示例实施例的制造薄膜晶体管基底的方法的剖视图。
参照图12，在基础基底310上形成数据线DL。数据线DL包括上覆盖层372、下覆盖层376以及设置在上覆盖层372和下覆盖层376之间的金属层374。
然后，形成覆盖数据线DL的数据绝缘层313，在数据绝缘层313上形成第一平坦化层315、光阻挡层440、缓冲层450和氧化物半导体层420。
数据线DL、数据绝缘层313、第一平坦化层315、光阻挡层440、缓冲层450和氧化物半导体层420具有与图3至图5中示出的这些部件的构成基本相同的构成。因此，将省略任何重复性的解释。
然后，在氧化物半导体层420上顺序地形成栅极绝缘层460和栅极金属层480。栅极绝缘层460包括上栅极绝缘层462和下栅极绝缘层464，栅极金属层480包括上覆盖层482、下覆盖层486以及设置在上覆盖层482和下覆盖层486之间的金属层484。
然后，通过光刻工艺在栅极金属层上形成光致抗蚀剂图案。光致抗蚀剂图案包括对应于栅极线的第一光致抗蚀剂图案PR1和对应于有源图案的第二光致抗蚀剂图案PR2。第二光致抗蚀剂图案PR2包括第一部分PRT1和厚度不同于第一部分PRT1的厚度的第二部分。第一部分PRT1对应于源电极和漏电极，第二部分PRT2对应于栅电极。第一部分PRT1的厚度小于第二部分PRT2的厚度。第二部分PRT2的厚度可以与第一光致抗蚀剂图案PR1的厚度基本相同。
可以利用半色调曝光来形成具有厚度差异的第二光致抗蚀剂图案PR2。例如，在栅极金属层上涂覆负性光致抗蚀剂组成物以形成涂覆层。在涂覆层上设置包括对应于没有形成光致抗蚀剂图案的区域的光阻挡区域、对应于第二部分PRT2的半透射区域以及对应于第一部分PRT1和第一光致抗蚀剂图案PR1的透射区域的掩模。然后，通过掩模对涂覆层提供光，并向涂覆层施加显影剂以去除涂覆层的对应于光阻挡区域的部分。不去除涂覆层的对应于透射区域的部分。根据曝光量部分地去除半透射区域下方的涂覆层，从而光致抗蚀剂图案具有厚度差异。
参照图13，利用光致抗蚀剂图案作为掩模来使栅极金属层480和栅极绝缘层460图案化，以形成栅极线GL和栅极图案GP。
栅极线GL包括上覆盖层382、金属层384和下覆盖层386。可以利用相同的蚀刻剂在同一工艺中对上覆盖层382、金属层384和下覆盖层386进行蚀刻。因此，栅极线GL可以具有相对大的锥形角，从而增大了显示基底的开口率。
由栅极绝缘层460形成的栅极绝缘图案360设置在栅极线GL下方。栅极绝缘图案360包括上栅极绝缘图案362和下栅极绝缘图案364。
栅极图案GP由栅极金属层480和栅极绝缘层460形成，并且包括具有与第二光致抗蚀剂图案PR2对应的形状的图案。
然后，对氧化物半导体层420、缓冲层450和光阻挡层440进行蚀刻，以形成氧化物半导体图案422、缓冲图案350和光阻挡图案340。结果，可以使第一平坦化层315部分地暴露。
在示例性实施例中，在蚀刻栅极金属层480和栅极绝缘层460之后，蚀刻氧化物半导体层420、缓冲层450和光阻挡层440。因此，氧化物半导体图案422、缓冲图案350和光阻挡图案340形成在栅极线GL的下方以及栅极图案GP的下方。
参照图14，通过例如灰化工艺部分地去除光致抗蚀剂图案。可以使光致抗蚀剂图案的厚度整体减小。结果，去除了第二光致抗蚀剂图案PR2的比第二部分PRT2薄的第一部分PRT1，从而使栅极图案GP的上表面部分地暴露。
然后，通过利用第二光致抗蚀剂图案PR2来蚀刻栅极图案GP的被暴露的部分，以形成栅电极GE和栅极绝缘图案360。栅电极GE包括上覆盖层382、金属层384和下覆盖层386，栅极绝缘图案360包括上栅极绝缘图案362和下栅极绝缘图案364。
随着栅极图案GP的一部分的去除，使氧化物半导体图案422的一部分暴露。
参照图15，在去除光致抗蚀剂图案之后，氧化物半导体图案422的未被栅电极GE和栅极绝缘图案360覆盖的部分变成源电极324和漏电极326。例如，可以向氧化物半导体图案422的被暴露的部分施加等离子体气体PT，以形成源电极324和漏电极326。因此，使氧化物半导体图案422中包括的半导体材料的至少一部分还原，以形成金属性导体。结果，氧化物半导体图案422的被还原的部分形成源电极324和漏电极326，氧化物半导体图案222的没有被还原的部分保留而形成沟道。因此，形成了包括由同一层形成的源电极324、漏电极326和沟道322的有源图案320。
参照图16，形成钝化层317以覆盖栅电极GE、栅极线GL、源电极324、漏电极326和第一平坦化层315，在钝化层317上形成第二平坦化层319。
然后，将数据绝缘层313、第一平坦化层315、钝化层317和第二平坦化层319图案化，以形成暴露数据线DL、源电极324和漏电极326的多个接触孔。然后，形成将数据线DL电连接到源电极324的连接电极和电连接到漏电极326的像素电极。可以通过与图10和图11中示出的工艺基本相同的工艺来形成接触孔、连接电极和像素电极。因此，将省略任何重复性的解释。
根据制造薄膜晶体管基底的方法，可以通过利用同一掩模来使栅电极GE、氧化物半导体层422、缓冲层450和光阻挡层440图案化。因此，可以减少制造薄膜晶体管基底所需的掩模的数量。
图17至图21是示出了根据本发明又一示例性实施例的制造薄膜晶体管基底的方法的剖视图。
参照图17，在基础基底510上形成数据线DL。数据线DL包括上覆盖层572、下覆盖层576以及设置在上覆盖层572和下覆盖层576之间的金属层574。
然后，形成覆盖数据线DL的数据绝缘层513，在数据绝缘层513上形成第一平坦化层515、光阻挡层640、缓冲层650和氧化物半导体层。
数据线DL、数据绝缘层513、第一平坦化层515、光阻挡层640、缓冲层650和氧化物半导体层具有与图3至图5中示出的这些部件的构成基本相同的构成。因此，将省略任何重复性的解释。
然后，将氧化物半导体层图案化，以形成氧化物半导体图案622。具体地讲，在氧化物半导体层上形成光致抗蚀剂图案PR，通过利用光致抗蚀剂图案PR来蚀刻氧化物半导体层。
在蚀刻氧化物半导体层的工艺中，使缓冲层650暴露。然而，缓冲层650包括与氧化物半导体层的材料不同的材料。因此，缓冲层650具有相对于氧化物半导体层的蚀刻选择性，缓冲层650在氧化物半导体层被蚀刻时基本没有被蚀刻。
参照图18，在氧化物半导体图案622和缓冲层650上顺序地形成栅极绝缘层660和栅极金属层。栅极绝缘层660包括上栅极绝缘层662和下栅极绝缘层664，栅极金属层680包括上覆盖层682、下覆盖层686以及设置在上覆盖层682和下覆盖层686之间的金属层684。
参照图19，将栅极绝缘层660和栅极金属层680图案化，以形成栅电极GE、栅极线GL和栅极绝缘图案560。可以在栅极金属层680上形成形状对应于栅电极GE和栅极线GL的光致抗蚀剂图案（未示出）。然后，通过利用光致抗蚀剂图案作为掩模来蚀刻栅极绝缘层660和栅极金属层680。
在蚀刻栅极绝缘层660的工艺中，使氧化物半导体图案622暴露。然而，氧化物半导体图案622包括与栅极金属层680和栅极绝缘层660的材料不同的材料。因此，氧化物半导体图案622具有相对于栅极金属层680和栅极绝缘层660的蚀刻选择性，氧化物半导体图案622在栅极绝缘层660和栅极金属层680被蚀刻时基本没有被蚀刻。
参照图20，将缓冲层650和光阻挡层640图案化，以形成缓冲图案550和光阻挡图案540。通过利用栅极线GL和氧化物半导体图案622作为掩模来蚀刻缓冲层650和光阻挡层640。按照这种方式，缓冲图案550和光阻挡图案540中的每个在平面图中可以具有比氧化物半导体图案622的尺寸大的尺寸。
图22是示出了图20中示出的薄膜晶体管基底的光阻挡图案的平面图。光阻挡图案540可以与氧化物半导体图案622的整个部分和栅电极GE的整个部分叠置。参照图22，光阻挡图案540包括与栅极线GL叠置的第一部分542、从第一部分542延伸且与栅电极GE叠置的第二部分544以及从第二部分544延伸且与氧化物半导体图案622叠置的第三部分546。
第一部分542可以沿第一方向D1延伸，第二部分544可以沿第二方向D2延伸，第三部分546可以沿第一方向D1延伸。在平面图中，第二部分544的边缘与栅电极GE的边缘基本重合，第三部分546的边缘与氧化物半导体图案622的边缘基本重合。因此，与氧化物半导体图案622叠置的光阻挡图案540的沿第一方向的宽度W1与氧化物半导体图案622的沿第一方向的宽度基本相同。此外，与栅电极GE叠置的光阻挡图案540的沿第二方向的宽度与栅电极GE的沿第二方向的宽度基本相同。
在平面图中，缓冲图案550具有与光阻挡图案540的形状基本相同的形状。
然后，氧化物半导体图案622的未被栅电极GE和栅极绝缘图案560覆盖的部分变成源电极524和漏电极526。例如，可以向氧化物半导体图案的被暴露的部分施加等离子气体PT，以形成源电极524和漏电极526。结果，氧化物半导体图案622的被等离子体处理的部分形成源电极524和漏电极526，氧化物半导体图案622的被栅电极GE和栅极绝缘图案560覆盖而未被还原的部分保留而形成沟道。因此，形成了包括由同一层形成的源电极524、漏电极526和沟道522的有源图案520。
可选择地，可以在使缓冲层650和光阻挡层640图案化之前形成源电极524和漏电极526。
参照图21，形成钝化层517以覆盖栅电极GE、栅极线GL、源电极524、漏电极526和第一平坦化层515，在钝化层517上形成第二平坦化层519。
然后，将数据绝缘层513、第一平坦化层515、钝化层517和第二平坦化层519图案化，以形成暴露数据线DL、源电极524和漏电极526的多个接触孔。然后，形成将数据线DL电连接到源电极524的连接电极和电连接到漏电极526的像素电极。可以通过与图10和图11中示出的工艺基本相同的工艺来形成接触孔、连接电极和像素电极。因此，将省略任何重复性的解释。
根据图12至图21中示出的制造薄膜晶体管基底的方法，光阻挡图案340和540不仅与有源图案320和520叠置而且与栅电极GE和栅极线GL叠置。因此，减小了光阻挡区域，从而提高了薄膜晶体管基底的可靠性。
可以将薄膜晶体管基底和制造该薄膜晶体管基底的方法用于诸如液晶显示器、有机EL显示器、包括薄膜晶体管的电路板或半导体装置等的显示装置和电子装置。
对于本领域技术人员而言将清楚的是，在不脱离发明的精神或范围的情况下，可以在本发明中做出各种修改和变型。因此，本发明意图覆盖本发明的修改和变型，只要这些修改和变型落在权利要求及其等同物的范围内即可。

Claims (29)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
基础基底；
有源图案，设置在基础基底上，并且包括源电极、漏电极以及设置在源电极和漏电极之间的包括氧化物半导体的沟道；
栅极绝缘图案，设置在有源图案上；
栅电极，设置在栅极绝缘图案上并且与沟道叠置；以及
光阻挡图案，设置在基础基底和有源图案之间。
2.如权利要求1所述的薄膜晶体管基底，其中，源电极和漏电极包括由氧化物半导体还原得到的金属。
3.如权利要求1所述的薄膜晶体管基底，其中，氧化物半导体包括从由氧化锌、氧化锌锡、氧化锌铟、氧化铟、氧化钛、氧化铟镓锌和氧化铟锌锡组成的组中选择的至少一种。
4.如权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
栅极线，电连接到栅电极；
数据线，电连接到源电极；以及
像素电极，电连接到漏电极。
5.如权利要求4所述的薄膜晶体管基底，其中，栅极线和数据线中的至少一种包括上覆盖层、下覆盖层以及设置在上覆盖层和下覆盖层之间的金属层，
上覆盖层和下覆盖层包括具有等于或大于4.0的莫氏硬度的氧化物。
6.如权利要求5所述的薄膜晶体管基底，其中，金属层包括铜，上覆盖层和下覆盖层包括氧化铟锌。
7.如权利要求6所述的薄膜晶体管基底，其中，栅极线和数据线中的至少一种具有等于或大于60°的锥形角。
8.如权利要求4所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
数据绝缘层，覆盖数据线；以及
第一平坦化层，设置在数据绝缘层上并且补偿由数据线造成的阶梯部分。
9.如权利要求8所述的薄膜晶体管基底，其中，光阻挡图案设置在第一平坦化层上。
10.如权利要求9所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
钝化层，覆盖栅电极、栅极线、有源图案和第一平坦化层；以及
第二平坦化层，设置在钝化层上。
11.如权利要求10所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：连接电极，通过穿过数据绝缘层、第一平坦化层、钝化层和第二平坦化层形成的第一接触孔连接到数据线，并且通过穿过钝化层和第二平坦化层形成的第二接触孔连接到源电极。
12.如权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括设置在光阻挡图案和有源图案之间的缓冲图案。
13.如权利要求11所述的薄膜晶体管基底，其中，光阻挡图案包括从由氧化硅、硅锗合金、锗和氧化钛组成的组中选择的至少一种。
14.如权利要求13所述的薄膜晶体管基底，其中，在平面图中，有源图案具有与光阻挡图案的形状相同的形状。
15.如权利要求13所述的薄膜晶体管基底，其中，在平面图中，光阻挡图案的尺寸比有源图案的尺寸大。
16.如权利要求15所述的薄膜晶体管基底，其中，光阻挡图案与栅电极的整个部分和有源图案的整个部分叠置。
17.一种制造薄膜晶体管基底的方法，所述方法包括：
形成氧化物半导体层；
将氧化物半导体层图案化以形成氧化物半导体图案；
在氧化物半导体图案上顺序地形成栅极绝缘层和栅极金属层；
将栅极金属层图案化以形成栅电极；
将栅极绝缘层图案化以形成栅极绝缘图案，从而使氧化物半导体图案的一部分暴露；以及
使氧化物半导体图案的被暴露的部分还原以形成源电极和漏电极，源电极和漏电极包括金属。
18.如权利要求17所述的方法，其中，氧化物半导体层从由氧化锌、氧化锌锡、氧化锌铟、氧化铟、氧化钛、氧化铟镓锌和氧化铟锌锡组成的组中选择的至少一种。
19.如权利要求17所述的方法，其中，向氧化物半导体图案的被暴露的部分施加等离子体，以使氧化物半导体图案的被暴露的部分还原以形成源电极和漏电极。
20.如权利要求17所述的方法，所述方法还包括：
形成光阻挡层；以及
在光阻挡层上形成缓冲层，其中，
氧化物半导体层形成在缓冲层上。
21.如权利要求17所述的方法，其中，光阻挡层包括从由氧化硅、硅锗合金、锗和氧化钛组成的组中选择的至少一种。
22.如权利要求20所述的方法，所述方法还包括：
将缓冲层图案化以形成缓冲图案；以及
将光阻挡层图案化以形成光阻挡图案，
其中，在形成栅极绝缘层之前形成缓冲层和光阻挡层，
其中，在平面图中，缓冲图案和光阻挡图案具有与氧化物半导体图案的形状相同的形状。
23.如权利要求20所述的方法，所述方法还包括：
将缓冲层图案化以形成缓冲图案；以及
将光阻挡层图案化以形成光阻挡图案，
其中，在形成栅极绝缘图案之后将缓冲层和光阻挡层图案化，
其中，在平面图中，缓冲图案和光阻挡图案具有比氧化物半导体图案的尺寸大的尺寸。
24.如权利要求17所述的方法，所述方法还包括：
在基础基底上形成数据金属层；
将数据金属层图案化以形成数据线；
形成覆盖数据线的数据绝缘层；以及
在数据绝缘层上形成第一平坦化层，以补偿由数据线造成的阶梯部分，
其中，氧化物半导体层形成在第一平坦化层上。
25.如权利要求24所述的方法，其中，栅极线和数据线中的至少一种包括上覆盖层、下覆盖层以及设置在上覆盖层和下覆盖层之间的金属层，
上覆盖层和下覆盖层包括具有等于或大于4.0的莫氏硬度的氧化物。
26.如权利要求25所述的方法，其中，金属层包括铜，上覆盖层和下覆盖层包括氧化铟锌。
27.如权利要求25所述的方法，其中，用相同的蚀刻剂对金属层、上覆盖层和下覆盖层进行蚀刻，栅极线和数据线中的至少一种具有等于或大于60°的锥形角。
28.如权利要求24所述的方法，所述方法还包括：
形成覆盖栅电极、源电极、漏电极和第一平坦化层的钝化层；以及
在钝化层上形成第二平坦化层。
29.如权利要求28所述的方法，所述方法还包括：
将数据绝缘层、第一平坦化层、钝化层、第二平坦化层图案化，以形成暴露数据线的第一接触孔、暴露源电极的第二接触孔和暴露漏电极的第三接触孔；
在第二平坦化层上形成透明导电层；以及
将透明导电层图案化，以形成连接到数据线和源电极的连接电极以及连接到漏电极的像素电极。
CN201310273244.2A 2012-09-06 2013-07-02 薄膜晶体管基底及其制造方法 Pending CN103681690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120098686A KR20140032155A (ko) 2012-09-06 2012-09-06 박막 트랜지스터 기판 및 그 제조방법
KR10-2012-0098686 2012-09-06

Publications (1)

Publication Number Publication Date
CN103681690A true CN103681690A (zh) 2014-03-26

Family

ID=48143217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310273244.2A Pending CN103681690A (zh) 2012-09-06 2013-07-02 薄膜晶体管基底及其制造方法

Country Status (5)

Country Link
US (1) US20140061632A1 (zh)
EP (1) EP2706575B1 (zh)
JP (1) JP2014053590A (zh)
KR (1) KR20140032155A (zh)
CN (1) CN103681690A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377208A (zh) * 2014-11-18 2015-02-25 京东方科技集团股份有限公司 显示基板及其制造方法以及显示装置
CN104505368A (zh) * 2014-12-24 2015-04-08 昆山国显光电有限公司 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
WO2016123979A1 (zh) * 2015-02-02 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106206744A (zh) * 2016-08-30 2016-12-07 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN106920815A (zh) * 2015-12-24 2017-07-04 财团法人工业技术研究院 像素阵列结构、显示面板以及像素阵列结构的制作方法
CN107026243A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 一种显示面板以及显示装置
CN107818948A (zh) * 2017-10-31 2018-03-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN108321207A (zh) * 2017-01-18 2018-07-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN108400148A (zh) * 2017-02-07 2018-08-14 三星显示有限公司 显示装置及其制造方法
CN109148475A (zh) * 2017-06-16 2019-01-04 三星显示有限公司 显示装置及其制造方法
CN109560085A (zh) * 2018-12-10 2019-04-02 武汉华星光电半导体显示技术有限公司 显示面板及显示模组
WO2019071725A1 (zh) * 2017-10-09 2019-04-18 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
US10418435B2 (en) 2017-07-05 2019-09-17 Industrial Technology Research Institute Pixel structure and display panel
WO2019205333A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111293125A (zh) * 2018-11-22 2020-06-16 三星显示有限公司 显示装置及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002858B1 (ko) 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102105485B1 (ko) * 2012-11-23 2020-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
CN104851789B (zh) * 2015-06-08 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
KR102536780B1 (ko) * 2015-12-23 2023-05-24 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
US10185190B2 (en) * 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102555788B1 (ko) * 2018-04-30 2023-07-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102597297B1 (ko) 2018-10-11 2023-11-02 삼성디스플레이 주식회사 표시 장치
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060223210A1 (en) * 2005-03-29 2006-10-05 Tae-Young Choi Method of manufacturing a thin film transistor array panel
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法
CN101986430A (zh) * 2009-07-28 2011-03-16 精工爱普生株式会社 有源矩阵基板、电光装置及电子设备
US20120161125A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027302A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US7123314B2 (en) * 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000247A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR20080047179A (ko) * 2006-11-24 2008-05-28 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
KR20130140749A (ko) * 2010-11-10 2013-12-24 샤프 가부시키가이샤 표시 장치용 기판 및 그 제조방법, 표시장치
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060223210A1 (en) * 2005-03-29 2006-10-05 Tae-Young Choi Method of manufacturing a thin film transistor array panel
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法
CN101986430A (zh) * 2009-07-28 2011-03-16 精工爱普生株式会社 有源矩阵基板、电光装置及电子设备
US20120161125A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377208B (zh) * 2014-11-18 2018-04-10 京东方科技集团股份有限公司 显示基板及其制造方法以及显示装置
CN104377208A (zh) * 2014-11-18 2015-02-25 京东方科技集团股份有限公司 显示基板及其制造方法以及显示装置
CN104505368A (zh) * 2014-12-24 2015-04-08 昆山国显光电有限公司 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
CN104505368B (zh) * 2014-12-24 2018-09-04 昆山国显光电有限公司 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
US10283628B2 (en) 2015-02-02 2019-05-07 Boe Technology Group Co., Ltd. Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
WO2016123979A1 (zh) * 2015-02-02 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
EP3261127A4 (en) * 2015-02-02 2018-09-05 Boe Technology Group Co. Ltd. Thin-film transistor and manufacturing method therefor, array substrate and display device
CN106920815A (zh) * 2015-12-24 2017-07-04 财团法人工业技术研究院 像素阵列结构、显示面板以及像素阵列结构的制作方法
CN106920815B (zh) * 2015-12-24 2020-03-17 财团法人工业技术研究院 像素阵列结构、显示面板以及像素阵列结构的制作方法
CN107026243A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 一种显示面板以及显示装置
CN107026243B (zh) * 2016-01-29 2019-06-11 上海和辉光电有限公司 一种显示面板以及显示装置
CN106206744A (zh) * 2016-08-30 2016-12-07 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
WO2018040409A1 (zh) * 2016-08-30 2018-03-08 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
WO2018133344A1 (zh) * 2017-01-18 2018-07-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN108321207B (zh) * 2017-01-18 2021-03-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN108321207A (zh) * 2017-01-18 2018-07-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
US10396186B2 (en) 2017-01-18 2019-08-27 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, display panel and display device
CN108400148A (zh) * 2017-02-07 2018-08-14 三星显示有限公司 显示装置及其制造方法
CN108400148B (zh) * 2017-02-07 2023-08-25 三星显示有限公司 显示装置及其制造方法
CN109148475A (zh) * 2017-06-16 2019-01-04 三星显示有限公司 显示装置及其制造方法
CN109148475B (zh) * 2017-06-16 2023-08-25 三星显示有限公司 显示装置及其制造方法
US10418435B2 (en) 2017-07-05 2019-09-17 Industrial Technology Research Institute Pixel structure and display panel
US10403757B2 (en) 2017-10-09 2019-09-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
WO2019071725A1 (zh) * 2017-10-09 2019-04-18 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107818948B (zh) * 2017-10-31 2020-04-17 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN107818948A (zh) * 2017-10-31 2018-03-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
WO2019205333A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111293125A (zh) * 2018-11-22 2020-06-16 三星显示有限公司 显示装置及其制造方法
CN109560085A (zh) * 2018-12-10 2019-04-02 武汉华星光电半导体显示技术有限公司 显示面板及显示模组

Also Published As

Publication number Publication date
EP2706575A1 (en) 2014-03-12
JP2014053590A (ja) 2014-03-20
US20140061632A1 (en) 2014-03-06
EP2706575B1 (en) 2017-04-05
KR20140032155A (ko) 2014-03-14

Similar Documents

Publication Publication Date Title
CN103681690A (zh) 薄膜晶体管基底及其制造方法
JP6502463B2 (ja) 薄膜トランジスタ基板
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
CN103299429B (zh) 有源矩阵基板及其制造方法以及显示面板
US7544528B2 (en) Method for manufacturing substrate of liquid crystal device
KR101533098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN102664194B (zh) 薄膜晶体管
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN107705704B (zh) 显示设备及其制造方法
KR20140067600A (ko) 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
CN104600083A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104620389A (zh) 半导体装置及其制造方法
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN106960850B (zh) 包括薄膜晶体管阵列面板的显示装置及其制造方法
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US9171864B2 (en) Display substrate and method of manufacturing the same
KR102291463B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326

WD01 Invention patent application deemed withdrawn after publication