CN107818948B - 一种阵列基板的制备方法 - Google Patents

Abstract

本发明提供一种阵列基板的制备方法，所述方法通过在栅极薄膜上同步形成栅极掩膜图形和信号线掩膜图形，且栅极掩膜图形划分为一个第一区域和至少一个第二区域，第二区域位于栅极掩膜图形的边缘，第二区域的厚度小于第一区域的厚度和信号线掩膜图形的厚度，这样，在去除栅极掩膜图形的第二区域，以在有源层图形的区域形成栅极图形和轻掺杂区的过程中，由于信号线掩膜图形的厚度大于第二区域的厚度，因此，信号线掩膜图形的宽度可以保持不变，相应的，可以提高由信号线掩膜图形形成的信号线图形的宽度，从而可以减小信号线的电阻，相应提高阵列基板的驱动效果，而且，还可以避免由于信号线断开导致的阵列基板不良，进而提高阵列基板的良率。

Description

一种阵列基板的制备方法

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板的制备方法。

背景技术

现有技术中，低温多晶硅LTPS(Low Temperature Poly-Silicon)薄膜晶体管中有源层包括轻掺杂区和重掺杂区，重掺杂区位于有源层的两端，且分别与源极和漏极相连，用于降低有源层与源极和漏极之间的接触电阻，轻掺杂区位于有源层的中间区域，用于降低源极和漏极之间的漏电流。在有源层的区域形成掺杂区和重掺杂区的步骤具体包括：首先在形成有有源层图形的基底上形成栅极薄膜，然后通过构图工艺在栅极薄膜上且与有源层图形相对应的位置形成栅极掩膜图形，再利用栅极掩膜图形对栅极薄膜进行刻蚀，并对有源层图形进行离子掺杂，以使有源层图形上未被栅极掩膜图形覆盖的区域形成重掺杂区，然后利用灰化工艺减小栅极掩膜图形的宽度，并通过刻蚀工艺形成栅极图形，最后利用栅极图形对有源层图形进行离子掺杂，以使有源层图形上被栅极图形覆盖的区域和重掺杂区之间形成轻掺杂区。

在阵列基板的显示区域形成栅极图形的过程中，还同步在阵列基板的周边区域形成多条信号线。由于现有显示面板的边框越来越窄，相应阵列基板周边区域的布线空间越来越小，从而导致信号线的宽度越来越窄。在有源层的区域形成掺杂区和重掺杂区的过程中，利用灰化工艺减小栅极掩膜图形的宽度，相应也会减小信号线掩膜图形的宽度，从而在形成栅极图形之后，进一步减小周边区域信号线的宽度，使得信号线的电阻增加，影响阵列基板的驱动效果，而且，信号线容易断开，导致阵列基板产生不良，影响阵列基板的良率。

发明内容

本发明针对现有技术中存在的上述不足，提供一种阵列基板的制备方法，用以至少部分解决现有阵列基板周边区域的信号线的宽度较窄问题。

为实现上述目的，本发明提供一种阵列基板的制备方法，包括：在形成有有源层图形的基底上形成栅极薄膜，所述方法还包括：

在形成有所述栅极薄膜的基底上同步形成栅极掩膜图形和信号线掩膜图形，所述信号线掩膜图形位于所述阵列基板的周边区域，所述栅极掩膜图形位于所述阵列基板的显示区域，所述栅极掩膜图形与所述有源层图形相对应，且在从所述有源层图形上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域和至少一个第二区域，所述第二区域位于所述栅极掩膜图形的边缘，所述第二区域的厚度小于所述第一区域和所述信号线掩膜图形的厚度；

利用所述栅极掩膜图形在所述有源层图形的区域形成重掺杂区，并利用所述信号线掩膜图形形成信号线图形；

利用所述栅极掩膜图形在所述有源层图形的区域形成栅极图形和轻掺杂区。

优选的，所述形成栅极掩膜图形和信号线掩膜图形的步骤，具体包括：

在形成有所述栅极薄膜的基底上涂覆光刻胶；

利用半色调掩膜板对所述光刻胶进行曝光和显影，以形成所述栅极掩膜图形和所述信号线掩膜图形。

优选的，所述第二区域的厚度为所述第一区域的厚度的45％-55％。

优选的，所述栅极掩膜图形在从所述有源层图形上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域和两个第二区域。

优选的，所述第二区域的宽度为0.2-0.3um。

优选的，所述利用所述栅极掩膜图形在所述有源层图形的区域形成重掺杂区，并利用所述信号线掩膜图形形成信号线图形的步骤，具体包括：

利用栅极掩膜图形和所述信号线掩膜图形，刻蚀未被所述信号线掩膜图形和所述栅极掩膜图形覆盖的栅极薄膜，以分别形成信号线图形和第一栅极图形；

利用所述栅极掩膜图形对所述有源层图形进行离子掺杂，以在所述有源层的图形上未被所述栅极掩膜图形覆盖的区域形成重掺杂区。

优选的，利用湿法刻蚀工艺刻蚀未被所述信号线掩膜图形和所述栅极掩膜图形覆盖的栅极薄膜，以分别形成信号线图形和第一栅极图形。

优选的，所述利用所述栅极掩膜图形在所述有源层图形的区域形成栅极图形的步骤，具体包括：

通过灰化工艺去除所述栅极掩膜图形的第二区域，并减小所述第一区域的厚度，以形成第一栅极掩膜图形；

利用所述第一栅极掩膜图形，刻蚀未被所述第一栅极掩膜图形覆盖的栅极薄膜，以形成栅极图形。

优选的，利用干法刻蚀工艺刻蚀未被所述第一栅极掩膜图形覆盖的栅极薄膜，以形成栅极图形。

优选的，所述利用所述栅极掩膜图形在所述有源层图形的区域形成轻掺杂区的步骤，具体包括：

利用所述栅极图形对所述有源层图形进行离子掺杂，以在所述有源层图形上，被所述栅极图形覆盖的区域和所述重掺杂区之间形成轻掺杂区。

本发明具有以下有益效果：

本发明提供一种阵列基板的制备方法，所述方法通过在栅极薄膜上同步形成栅极掩膜图形和信号线掩膜图形，且栅极掩膜图形在从有源层图形上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域和至少一个第二区域，第二区域位于栅极掩膜图形的边缘，第二区域的厚度小于第一区域的厚度和信号线掩膜图形的厚度，这样，在去除栅极掩膜图形的第二区域，以在有源层图形的区域形成栅极图形和轻掺杂区的过程中，由于信号线掩膜图形的厚度大于第二区域的厚度，因此，信号线掩膜图形的宽度可以保持不变，相应的，可以提高根据信号线掩膜图形形成的信号线图形的宽度，从而可以减小信号线的电阻，相应提高阵列基板的驱动效果，而且，还可以降低信号线断开的风险，进而提高阵列基板的良率。

附图说明

图1a为本发明AA区域内栅极掩膜图形的示意图；

图1b为本发明周边区域内信号线掩膜图形的示意图；

图2a为本发明形成第一栅极图形和重掺杂区的步骤示意图；

图2b为本发明形成信号线图形的步骤示意图；

图3a为本发明对栅极掩膜图形进行灰化处理的步骤示意图；

图3b为本发明对信号线掩膜图形进行灰化处理的步骤示意图；

图3c为本发明形成栅极图形的步骤示意图；

图3d为本发明形成轻掺杂区的步骤示意图；

图4为本发明形成源极和漏极的步骤示意图。

图例说明：

1、基底 2、有源层图形 21、重掺杂区 22、轻掺杂区

3、栅极薄膜 4、绝缘层薄膜 5、栅极掩膜图形

51、第一区域 52、第二区域 6、信号线掩膜图形

7、信号线图形 8、第一栅极图形 9、栅极图形

10、第一栅极掩膜图形 11、漏极 12、源极

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种阵列基板的制备方法进行详细描述。

本发明实施例提供一种阵列基板的制备方法，结合图1a至图3d所示，所述方法包括：在基底1上形成有有源层图形2，并在有源层图形2上形成栅极薄膜3。进一步的，还可以在有源层图形2与栅极薄膜3之间形成有绝缘层薄膜4，绝缘层薄膜4用于将有源层图形2和栅极薄膜3隔离。需要说明的是，在基底1上形成有源层图形2、栅极薄膜3和绝缘层薄膜4的方法与现有技术相同，在此不再赘述。

所述方法还包括以下步骤：

步骤1，在形成有栅极薄膜3的基底1上同步形成栅极掩膜图形5和信号线掩膜图形6。

具体的，结合图1a和图1b所示，信号线掩膜图形6位于阵列基板的周边区域，栅极掩膜图形5位于阵列基板的显示区域，栅极掩膜图形5与有源层图形2相对应，且在从有源层图形2上待形成源极图形位置A到待形成漏极图形位置B的方向上，划分为一个第一区域51和至少一个第二区域52，第二区域52位于栅极掩膜图形5的边缘，第二区域52的厚度小于第一区域51的厚度和信号线掩膜图形6的厚度，其中，第一区域51和信号线掩膜图形6的厚度可以为h1，第二区域52的厚度可以为h2，且h2小于h1。

所述形成栅极掩膜图形5和信号线掩膜图形6的步骤，可以具体包括：

在形成有栅极薄膜3的基底1上涂覆光刻胶，并利用半色调掩膜板对光刻胶进行曝光和显影，以形成栅极掩膜图形5和信号线掩膜图形6。

具体的，栅极掩膜图形5所在位置的初始光刻胶厚度和信号线掩膜图形6所在位置的初始光刻胶厚度相等，均为h1。本发明实施例是以在栅极薄膜3的表面涂覆正性光刻胶为例进行说明的，相应在利用半色调掩膜板对光刻胶进行曝光的过程中，半色调掩膜板的不透光区域对应形成信号线掩膜图形6和第一区域51，半色调掩膜板的半透光区域对应形成第二区域52，相应的，在显影后，第二区域52的厚度h2小于第一区域51和信号线掩膜图形6的厚度h1。

需要说明的是，栅极掩膜图形5在从有源层图形2上待形成源极图形位置到待形成漏极图形位置的方向上，可以划分为一个第一区域51和一个第二区域52，也可以划分为一个第一区域51和两个第二区域52，栅极掩膜图形5的区域的划分需要根据阵列基板的实际设计进行确定。本发明实施例是以栅极掩膜图形5在从所述有源层图形2上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域51和两个第二区域52为例进行说明的。

步骤2，利用栅极掩膜图形5在有源层图形2的区域形成重掺杂区21，并利用信号线掩膜图形6形成信号线图形7。

结合图2a和图2b所示，所述利用栅极掩膜图形5在有源层图形2的区域形成重掺杂区21，并利用信号线掩膜图形6形成信号线图形7的步骤，具体可以包括：

步骤21，利用栅极掩膜图形5和信号线掩膜图形6，刻蚀未被信号线掩膜图形6和栅极掩膜图形5覆盖的栅极薄膜3，以分别形成信号线图形7和第一栅极图形8。

具体的，通过刻蚀工艺刻蚀未被信号线掩膜图形6覆盖的栅极薄膜3以形成信号线图形7，通过刻蚀工艺刻蚀未被栅极掩膜图形5覆盖的栅极薄膜3以形成第一栅极图形8。优选的，可以利用湿法刻蚀工艺刻蚀未被信号线掩膜图形6和栅极掩膜图形5覆盖的栅极薄膜3，以分别形成信号线图形7和第一栅极图形8，湿法刻蚀工艺具有较好的刻蚀选择比，不会损伤栅极薄膜3下方的绝缘层薄膜4。

步骤22，利用栅极掩膜图形5对有源层图形2进行离子掺杂，以在有源层图形2上未被栅极掩膜图形5覆盖的区域形成重掺杂区21。

具体的，可以利用栅极掩膜图形5作为掩膜图形对有源层图形2所在的区域进行离子注入或离子扩散，将较多的离子掺杂在有源层图形2上未被栅极掩膜图形5遮挡的区域内，以形成重掺杂区21。

步骤3，利用栅极掩膜图形5在有源层图形2的区域形成栅极图形9和轻掺杂区22。

结合图3a至图3d所示，所述利用栅极掩膜图形5在有源层图形2的区域形成栅极图形9的步骤，可以具体包括：

步骤31，通过灰化工艺去除栅极掩膜图形5的第二区域52并减小第一区域51的厚度，以形成第一栅极掩膜图形10。

具体的，结合图3a和图3b所示，栅极掩膜图形5的初始宽度为w1，在灰化工艺中，利用氧气轰击栅极掩膜图形5的表面，并与栅极掩膜图形5的材料(即光刻胶)发生化学反应，以减小栅极掩膜图形5的体积。由于位于栅极掩膜图形5边缘的第二区域52的厚度h2小于第一区域51的厚度h1，因此，在通过灰化工艺减小栅极掩膜图形5的体积的过程中，宽度为w3的第二区域52首先被去除掉，第一区域51的厚度h1相应减小，但第一区域51的宽度w2保持不变，从而形成第一栅极掩膜图形10。

在通过灰化工艺去除栅极掩膜图形5的第二区域52的过程中，由于信号线掩膜图形6与第一区域51的厚度相等，因此，信号线掩膜图形6的宽度w4也保持不变。

结合图3a和图3b所示，为提高第一区域51和第二区域52之间的体积的差异，以保证在去除第二区域52之后，第一区域51的宽度w2和信号线掩膜图形6的宽度w4保持不变，在利用半色调掩膜板对光刻胶进行曝光和显影之后，优选的，第二区域52的厚度h2可以为第一区域51的厚度h1的45％-55％,即半色调掩膜板的半透光区的透过率为45％-55％，例如当第一区域51的厚度h1为1.5um时，第二区域52的厚度h2为0.75um左右。

需要说明的是，本发明实施例未对灰化时间进行限定，灰化时间需要根据第一区域51的厚度h1和第二区域52的厚度h2进行实际确定，例如当第一区域51的厚度h1为1.5um，且第二区域52的厚度h2为0.75um时，灰化时间为20-30s。

步骤32，利用第一栅极掩膜图形10，刻蚀未被第一栅极掩膜图形10覆盖的栅极薄膜3，以形成栅极图形9。

具体的，结合图3a、图3c和图3d所示，通过刻蚀工艺刻蚀未被第一栅极掩膜图形10覆盖的栅极薄膜3,即刻蚀第一栅极图形8上与第二区域52相对应的部分，以形成栅极图形9,并剥离第一栅极掩膜图形10和信号线掩膜图形6。优选的，可以利用干法刻蚀工艺刻蚀未被第一栅极掩膜图形10覆盖的栅极薄膜3，以形成栅极图形9，干法刻蚀工艺具有各向异性，可以精细控制栅极图形9的尺寸。

步骤33，利用栅极图形9对有源层图形2进行离子掺杂，以在有源层图形2上，被栅极图形9覆盖的区域和重掺杂区21之间形成轻掺杂区22。

具体的，如图3d所示，可以利用栅极图形9作为掩膜图形对有源层图形2所在的区域进行离子注入或离子扩散，将较少的离子掺杂在有源层图形2上被栅极图形9遮挡的区域和重掺杂区21之间的区域内，即掺杂在有源层图形2上与第二区域52相对应的区域内，以形成轻掺杂区22。

需要说明的是，在刻蚀未被第一栅极掩膜图形10覆盖的栅极薄膜3之后，也可以利用第一栅极掩膜图形10对有源层图形2进行离子掺杂，以在有源层图形2上，被第一栅极掩膜图形10覆盖的区域和重掺杂区21之间形成轻掺杂区22。

优选的，第二区域52的宽度w3为0.2-0.3um，相应的，轻掺杂区22的宽度也为0.2-0.3um，这样，可以在阵列基板工作过程中，更佳的降低有源层图形2上的漏电流。

本发明实施例提供的阵列基板的制备方法，通过在栅极薄膜3上同步形成栅极掩膜图形5和信号线掩膜图形6，且栅极掩膜图形5在从有源层图形2上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域51和至少一个第二区域52，第二区域52位于栅极掩膜图形5的边缘，第二区域52的厚度小于第一区域51的厚度和信号线掩膜图形6的厚度，这样，在去除栅极掩膜图形5的第二区域52，以在有源层图形2的区域形成栅极图形9和轻掺杂区22的过程中，由于信号线掩膜图形6的厚度大于第二区域52的厚度，因此，信号线掩膜图形6的宽度可以保持不变，相应的，可以提高由信号线掩膜图形6形成的信号线图形7的宽度，从而可以减小信号线的电阻，相应提高阵列基板的驱动效果，而且，还可以避免由于信号线断开导致的阵列基板不良，进而提高阵列基板的良率。

进一步的，如图4所示，在上述步骤1至步骤3之后，所述的阵列基板的制备方法还可以包括以下步骤：

在重掺杂区21的表面形成源极12和漏极11。源极12和漏极11可以分别通过重掺杂区21与有源层图形2相连，这样，可以减小源极12和漏极11与有源层图形2之间的接触电阻。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种阵列基板的制备方法，包括：在形成有有源层图形的基底上形成栅极薄膜，其特征在于，所述方法还包括：

在形成有所述栅极薄膜的基底上同步形成栅极掩膜图形和信号线掩膜图形，所述信号线掩膜图形位于所述阵列基板的周边区域，所述栅极掩膜图形位于所述阵列基板的显示区域，所述栅极掩膜图形与所述有源层图形相对应，且在从所述有源层图形上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域和至少一个第二区域，所述第二区域位于所述栅极掩膜图形的边缘，所述第二区域的厚度小于所述第一区域和所述信号线掩膜图形的厚度；

利用所述栅极掩膜图形在所述有源层图形的区域形成重掺杂区，并利用所述信号线掩膜图形形成信号线图形；

利用所述栅极掩膜图形在所述有源层图形的区域形成栅极图形和轻掺杂区；

所述利用所述栅极掩膜图形在所述有源层图形的区域形成栅极图形的步骤，具体包括：

通过灰化工艺去除所述栅极掩膜图形的第二区域，并减小所述第一区域的厚度，以形成第一栅极掩膜图形；

利用所述第一栅极掩膜图形，利用干法刻蚀工艺刻蚀未被所述第一栅极掩膜图形覆盖的栅极薄膜，以形成栅极图形。

2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述形成栅极掩膜图形和信号线掩膜图形的步骤，具体包括：

在形成有所述栅极薄膜的基底上涂覆光刻胶；

利用半色调掩膜板对所述光刻胶进行曝光和显影，以形成所述栅极掩膜图形和所述信号线掩膜图形。

3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二区域的厚度为所述第一区域的厚度的45％-55％。

4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述栅极掩膜图形在从所述有源层图形上待形成源极图形位置到待形成漏极图形位置的方向上，划分为一个第一区域和两个第二区域。

5.根据权利要求4所述的阵列基板的 制备方法，其特征在于，所述第二区域的宽度为0.2-0.3um。

6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述利用所述栅极掩膜图形在所述有源层图形的区域形成重掺杂区，并利用所述信号线掩膜图形形成信号线图形的步骤，具体包括：

利用栅极掩膜图形和所述信号线掩膜图形，刻蚀未被所述信号线掩膜图形和所述栅极掩膜图形覆盖的栅极薄膜，以分别形成信号线图形和第一栅极图形；

利用所述栅极掩膜图形对所述有源层图形进行离子掺杂，以在所述有源层的图形上未被所述栅极掩膜图形覆盖的区域形成重掺杂区。

7.根据权利要求6所述的阵列基板的制备方法，其特征在于，利用湿法刻蚀工艺刻蚀未被所述信号线掩膜图形和所述栅极掩膜图形覆盖的栅极薄膜，以分别形成信号线图形和第一栅极图形。

8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述利用所述栅极掩膜图形在所述有源层图形的区域形成轻掺杂区的步骤，具体包括：

利用所述栅极图形对所述有源层图形进行离子掺杂，以在所述有源层图形上，被所述栅极图形覆盖的区域和所述重掺杂区之间形成轻掺杂区。

Images