CN115939151A - 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 - Google Patents

Abstract

一种金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板，包括：衬底；位于衬底上的源极、漏极和遮光阻挡层；覆盖源极、漏极及遮光阻挡层的第一绝缘层，第一绝缘层形成有第一接触孔和第二接触孔；位于第一绝缘层上由金属氧化物半导体层经蚀刻图案化形成的公共电极、第一导体部、第二导体部和半导体有源层，第一导体部填入第一接触孔中与源极导电接触，第二导体部填入第二接触孔中与漏极导电接触；以及第二绝缘层、第三绝缘层、栅极和像素电极，其中贯穿第二绝缘层和第一绝缘层设有第三接触孔，栅极填入第三接触孔中与遮光阻挡层导电接触，贯穿第三绝缘层和第二绝缘层设有第四接触孔，像素电极填入第四接触孔中与第二导体部导电接触。

Description

金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板

技术领域

本发明涉及显示技术领域，特别是涉及一种金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板。

背景技术

随着信息时代的发展，显示屏作为人机传递界面应用，各种规格需求日益提升，非晶硅(a-Si)驱动器件受限性能偏低，因此必须更换高电子迁移率材料器件取代以满足产品性能规格。

金属氧化物半导体(metal oxide semiconductor，MOS)相对于非晶硅具有更高电子迁移率、更低漏电、器件制程多数相容等优势，金属氧化物材料例如常见的有铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。由于金属氧化物器件的高迁移率特点，常用于高端高规格产品。

根据栅极相对于半导体有源层的位置不同，现有的金属氧化物层晶体管(MOS-TFT)分为底栅(bottom gate)和顶栅(top gate)两种架构。其中，现有MOS-TFT底栅架构，IGZO沟道上只有很薄的一层氧化硅(SiOx)层，而氧化硅层的膜质较差，湿蚀刻制程中的蚀刻液会从氧化硅层渗入半导体层，将半导体蚀刻，导致开关失效；现有MOS-TFT顶栅架构，可以很好地保护沟道，增加沟道载流子浓度，同时可以降低走线负载(loading)，但是设计复杂且膜层较多，例如本公司型号为N1605T的IGZO顶栅架构产品，加上平坦层(OC)和第三金属层(M3)，最终需要11道蚀刻制程，总共有13个膜层，成本较高，同时膜层多也会导致不良率高，降低产品竞争优势。

现有的MOS-TFT，无论是顶栅架构还是底栅架构，IGZO半导体层上面均需要镀一层氧化硅，以保护沟道隔绝H离子，除了沟道部分，其余位置的IGZO需要变成导体化，现有技术通过氧化硅层上面涂覆的光阻或者直接以栅极金属层当作掩膜(mask)保护沟道，其余地方通过干蚀刻将氧化硅层进行过蚀刻(over-etching)，然后氢化处理，将IGZO除沟道外其他暴露区域变成导体。

然后，将IGZO导体化和蚀刻氧化硅层在一道制程中实现，为了将氧化硅层蚀刻干净，需要采取过蚀刻，而氧化硅层膜质厚的地方过蚀刻量小一些，膜质薄的地方过蚀刻量大一些，会导致IGZO的过蚀刻量不均一，IGZO过蚀刻严重会导致其特性发生变化，导致半导体开关功能不佳甚至失效。

发明内容

本发明的目的在于提供一种金属氧化物薄膜晶体管阵列基板及其制作方法，以解决现有的MOS-TFT膜层较多，制程较复杂，成本较高，以及目前都有干蚀刻制程直接蚀刻到IGZO上，将IGZO导体化与干蚀刻制程放在一起做，无法有效控制IGZO过蚀刻量，易导致半导体失效的问题。

本发明实施例提供一种金属氧化物薄膜晶体管阵列基板，包括：

衬底；

位于该衬底上由第一金属层经蚀刻图案化形成的源极、漏极和遮光阻挡层，该源极与该漏极间隔设置，该遮光阻挡层与该源极及该漏极均间隔设置；

覆盖该源极、该漏极及该遮光阻挡层的第一绝缘层，该第一绝缘层在与该源极相对应的位置贯穿形成有第一接触孔，在与该漏极相对应的位置贯穿形成有第二接触孔；

位于该第一绝缘层上由金属氧化物半导体层经蚀刻图案化形成的公共电极、第一导体部、第二导体部和半导体有源层，其中该公共电极、该第一导体部和该第二导体部为在蚀刻形成之后经过导体化处理而变为导体，该半导体有源层保留为半导体，该半导体有源层连接在该第一导体部与该第二导体部之间，该第一导体部填入该第一接触孔中与该源极导电接触，该第二导体部填入该第二接触孔中与该漏极导电接触；

覆盖该公共电极、该第一导体部、该第二导体部和该半导体有源层的第二绝缘层，在与该遮光阻挡层相对应的位置形成有贯穿该第二绝缘层和该第一绝缘层的第三接触孔；

位于该第二绝缘层上由第二金属层经蚀刻图案化形成的栅极，该栅极填入该第三接触孔中与该遮光阻挡层导电接触；

覆盖该栅极的第三绝缘层，在与该第二导体部相对应的位置形成有贯穿该第三绝缘层和该第二绝缘层的第四接触孔；

位于该第三绝缘层上由透明导电层经蚀刻图案化形成的像素电极，该像素电极填入该第四接触孔中与该第二导体部导电接触。

进一步地，该遮光阻挡层位于该源极与该漏极之间，该遮光阻挡层的设置位置与该半导体有源层及该栅极的位置相对应。

进一步地，该半导体有源层与该遮光阻挡层的位置相对应，该半导体有源层在该衬底上的投影位于该遮光阻挡层在该衬底上的投影的范围内。

进一步地，该栅极层叠设置在该遮光阻挡层的正上方，该半导体有源层夹设在该遮光阻挡层与该栅极之间，该栅极在该衬底上的投影与该遮光阻挡层在该衬底上的投影相重叠。

进一步地，该第一金属层在经蚀刻图案化后还同时形成数据线，该源极与该数据线相连或者该源极为该数据线的一部分；该第二金属层在经蚀刻图案化后还同时形成扫描线，该栅极与该扫描线相连或者该栅极为该扫描线的一部分。

本发明实施例还提供一种金属氧化物薄膜晶体管阵列基板的制作方法，包括：

在衬底上形成第一金属层，并对该第一金属层进行蚀刻图案化，使该第一金属层在蚀刻后形成源极、漏极和遮光阻挡层，该源极与该漏极间隔设置，该遮光阻挡层与该源极及该漏极均间隔设置；

在该衬底上形成覆盖该源极、该漏极及该遮光阻挡层的第一绝缘层，并对该第一绝缘层进行蚀刻图案化，使该第一绝缘层蚀刻后在与该源极相对应的位置形成第一接触孔，在与该漏极相对应的位置形成第二接触孔；

在该第一绝缘层上形成金属氧化物半导体层，该金属氧化物半导体层填入该第一接触孔和该第二接触孔中，然后在该金属氧化物半导体层上涂覆光阻层；

使用半色调掩膜对该光阻层进行曝光和显影，使该光阻层留下第一光阻图案和第二光阻图案，未留下有光阻的其他区域则露出该金属氧化物半导体层，其中该第一光阻图案的厚度大于该第二光阻图案的厚度，该第一光阻图案与半导体有源层的位置相对应，该第二光阻图案与第一导体部、第二导体部和公共电极的位置相对应；

以该第一光阻图案和该第二光阻图案为遮挡，对该金属氧化物半导体层进行蚀刻图案化，去除该金属氧化物半导体层未被光阻覆盖的部分，使该金属氧化物半导体层在被蚀刻后形成相互间隔的第一半导体图形和第二半导体图形，其中该第一半导体图形对应于公共电极，该第二半导体图形对应于第一导体部、第二导体部和沟道位置；

利用光阻灰化去除该第二光阻图案，但沟道位置仍覆盖有该第一光阻图案，使该第一半导体图形露出，同时使该第二半导体图形中未被光阻覆盖的两端区域也露出；

以该第一光阻图案为遮挡，对该第一半导体图形以及该第二半导体图形中露出的区域进行导体化处理，使该第一半导体图形被导体化形成公共电极，使该第二半导体图形中露出的两端区域被导体化分别形成第一导体部和第二导体部，而该第二半导体图形中位于该第一光阻图案正下方的部分仍保留为半导体并形成半导体有源层，该半导体有源层连接在该第一导体部与该第二导体部之间，该第一导体部填入该第一接触孔中与该源极导电接触，该第二导体部填入该第二接触孔中与该漏极导电接触；

在形成该公共电极、该第一导体部、该第二导体部和该半导体有源层之后，去除该第一光阻图案；

在该第一绝缘层上形成覆盖该公共电极、该第一导体部、该第二导体部和该半导体有源层的第二绝缘层，并对该第二绝缘层和该第一绝缘层同时进行蚀刻图案化，在与该遮光阻挡层相对应的位置形成贯穿该第二绝缘层和该第一绝缘层的第三接触孔；

在该第二绝缘层上形成第二金属层，并对该第二金属层进行蚀刻图案化，使该第二金属层在蚀刻后形成栅极，该栅极填入该第三接触孔中与该遮光阻挡层导电接触；

在该第二绝缘层上形成覆盖该栅极的第三绝缘层，并对该第三绝缘层和该第二绝缘层同时进行蚀刻图案化，在与该第二导体部相对应的位置形成贯穿该第三绝缘层和该第二绝缘层的第四接触孔；

在该第三绝缘层上形成透明导电层，并对该透明导电层进行蚀刻图案化，使该透明导电层在蚀刻后形成像素电极，该像素电极填入该第四接触孔中与该第二导体部导电接触。

进一步地，该遮光阻挡层位于该源极与该漏极之间，该遮光阻挡层的设置位置与该半导体有源层及该栅极的位置相对应。

进一步地，该半导体有源层与该遮光阻挡层的位置相对应，该半导体有源层在该衬底上的投影位于该遮光阻挡层在该衬底上的投影的范围内；该栅极层叠设置在该遮光阻挡层的正上方，该半导体有源层夹设在该遮光阻挡层与该栅极之间，该栅极在该衬底上的投影与该遮光阻挡层在该衬底上的投影相重叠。

进一步地，该第一金属层在蚀刻图案化时还同时形成数据线，该源极与该数据线相连或者该源极为该数据线的一部分；该第二金属层在蚀刻图案化时还同时形成扫描线，该栅极与该扫描线相连或者该栅极为该扫描线的一部分。

本发明实施例还提供一种显示面板，包括上述的金属氧化物薄膜晶体管阵列基板。

本发明实施例提供的金属氧化物薄膜晶体管阵列基板及其制作方法，通过将遮光阻挡层与源极、漏极整合成一层，省掉了一层金属层和一层绝缘层；通过将公共电极与半导体有源层整合成一层，省掉了一层制作公共电极的透明导电层和一层绝缘层；而且该架构中无需平坦层(OC)和第三金属层(M3)。因此可基于七张掩膜(7masks)制作顶栅(top gate)架构的金属氧化物薄膜晶体管阵列基板，改善了现有MOS-TFT顶栅架构的膜层结构，将复杂的顶栅架构变成7道蚀刻制程，总共7个膜层，制程简单，制作成本低，生产效率高。

上述架构中，源极和漏极制作在底层，上方的半导体有源层通过在第一绝缘层中蚀刻形成的接触孔与源极和漏极导通。针对金属氧化物半导体层蚀刻后的半导体图形进行导体化处理时无需干蚀刻绝缘层，只需考虑将半导体图形进行导体化的制程条件即可。通过将绝缘层干蚀刻和导体化处理分开，避免了干蚀刻绝缘层到金属氧化物半导体的制程，这样可以更好的保护金属氧化物半导体的特性，避免因为膜厚不均导致金属氧化物半导体过蚀刻量无法控制，从而导致半导体失效。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。

附图说明

图1为本发明实施例中的金属氧化物薄膜晶体管阵列基板的局部平面结构示意图；

图2a至图2l为图1中金属氧化物薄膜晶体管阵列基板的制作过程沿A-A线和B-B线的截面结构的组合示意图；

图3a至图3h为图1中金属氧化物薄膜晶体管阵列基板的制作过程的平面结构示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明的具体实施方式、结构、特征及其功效，详细说明如下：

有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。

图1为本发明实施例中的金属氧化物薄膜晶体管阵列基板的局部平面结构示意图。请参图1，本发明实施例提供一种金属氧化物薄膜晶体管阵列基板，包括：

衬底10；

位于衬底10上由第一金属层11经蚀刻图案化形成的数据线111、源极112、漏极113和遮光阻挡层114，源极112与漏极113间隔设置，遮光阻挡层114与源极112及漏极113均间隔设置，即遮光阻挡层114与源极112及漏极113均不相连。具体地，源极112与数据线111相连或者源极112为数据线111的一部分，遮光阻挡层114位于源极112与漏极113之间，遮光阻挡层114的设置位置与半导体有源层134及栅极152的位置相对应；

覆盖数据线111、源极112、漏极113及遮光阻挡层114的第一绝缘层12，第一绝缘层12在与源极112相对应的位置贯穿形成有第一接触孔121，在与漏极113相对应的位置贯穿形成有第二接触孔122；

位于第一绝缘层12上由金属氧化物半导体层13经蚀刻图案化形成的公共电极131、第一导体部132、第二导体部133和半导体有源层134，其中公共电极131、第一导体部132和第二导体部133为在蚀刻形成之后经过导体化处理而变为导体，半导体有源层134保留为半导体，半导体有源层134连接在第一导体部132与第二导体部133之间，第一导体部132填入第一接触孔121中与源极112导电接触，从而通过第一导体部132将源极112与半导体有源层134相连，第二导体部133填入第二接触孔122中与漏极113导电接触，从而通过第二导体部133将漏极113与半导体有源层134相连。具体地，可以对蚀刻形成的公共电极131、第一导体部132和第二导体部133采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂或氩(Ar)掺杂，使公共电极131、第一导体部132和第二导体部133变为导体。本实施例中，公共电极131、第一导体部132、第二导体部133和半导体有源层134均由同一层的金属氧化物半导体层13制成。具体地，半导体有源层134与遮光阻挡层114的位置相对应，半导体有源层134在衬底10上的投影位于遮光阻挡层114在衬底10上的投影的范围内，即遮光阻挡层114完全覆盖半导体有源层134，这样遮光阻挡层114可以为半导体有源层134遮挡住来自背光模组的背光，避免半导体有源层134因长期受到光照而导致TFT器件特性退化的问题；

覆盖公共电极131、第一导体部132、第二导体部133和半导体有源层134的第二绝缘层14，在与遮光阻挡层114相对应的位置形成有贯穿第二绝缘层14和第一绝缘层12的第三接触孔141。其中，第三接触孔141的开孔位置与沟道位置错开；

位于第二绝缘层14上由第二金属层15经蚀刻图案化形成的扫描线151和栅极152，栅极152填入第三接触孔141中与遮光阻挡层114导电接触。具体地，栅极152与扫描线151相连或者栅极152为扫描线151的一部分。本实施例中，栅极152层叠设置在遮光阻挡层114的正上方，半导体有源层134夹设在遮光阻挡层114与栅极152之间，栅极152在衬底10上的投影与遮光阻挡层114在衬底10上的投影相重叠。通过将栅极152与遮光阻挡层114相连，使半导体有源层134夹设在栅极152与遮光阻挡层114之间，增加载流子浓度，提高半导体有源层134的导电能力。

覆盖扫描线151和栅极152的第三绝缘层16，在与第二导体部133相对应的位置形成有贯穿第三绝缘层16和第二绝缘层14的第四接触孔161；

位于第三绝缘层16上由透明导电层17经蚀刻图案化形成的像素电极171，像素电极171填入第四接触孔161中与第二导体部133导电接触。其中，像素电极171与公共电极131位于不同层，两者之间通过第三绝缘层16和第二绝缘层14隔开，且像素电极171位于公共电极131的上方。

本实施例中，通过将遮光阻挡层114与源极112、漏极113整合成一层，省掉了一层金属层和一层绝缘层；通过将公共电极131与半导体有源层134整合成一层，省掉了一层制作公共电极131的透明导电层17和一层绝缘层；而且该架构中无需平坦层(OC)和第三金属层(M3)。因此可基于七张掩膜(7masks)制作顶栅(top gate)架构的金属氧化物薄膜晶体管阵列基板，改善了现有MOS-TFT顶栅架构的膜层结构，将复杂的顶栅架构变成7道蚀刻制程，总共7个膜层，制程简单，制作成本低，生产效率高。

上述架构中，源极112和漏极113制作在底层，上方的半导体有源层134通过在第一绝缘层12中蚀刻形成的接触孔与源极112和漏极113导通。针对金属氧化物半导体层13蚀刻后的半导体图形进行导体化处理时无需干蚀刻绝缘层，只需考虑将半导体图形进行导体化的制程条件即可。通过将绝缘层干蚀刻和导体化处理分开，避免了干蚀刻绝缘层到金属氧化物半导体的制程，这样可以更好的保护金属氧化物半导体的特性，避免因为膜厚不均导致金属氧化物半导体过蚀刻量无法控制，从而导致半导体失效。

图2a至图2l为图1中金属氧化物薄膜晶体管阵列基板的制作过程沿A-A线和B-B线的截面结构的组合示意图,其中图2a至图2l中虚线左侧部分对应于沿A-A线的截面结构，虚线右侧部分对应于沿B-B线的截面结构。图3a至图3h为图1中金属氧化物薄膜晶体管阵列基板的制作过程的平面结构示意图。如图2a至图2l和图3a至图3h所示，本发明实施例还提供一种金属氧化物薄膜晶体管阵列基板的制作方法，具体地，该制作方法包括：

请参图2a和图3a，在衬底10上形成第一金属层11，并对第一金属层11进行蚀刻图案化，使第一金属层11在蚀刻后形成数据线111、源极112、漏极113和遮光阻挡层114，其中源极112与数据线111相连或者源极112为数据线111的一部分，源极112与漏极113间隔设置，遮光阻挡层114与源极112及漏极113均间隔设置，即遮光阻挡层114与源极112及漏极113均不相连。具体地，遮光阻挡层114位于源极112与漏极113之间，遮光阻挡层114的设置位置与半导体有源层134及栅极152的位置相对应。

请参图2b和图3b，在衬底10上形成覆盖数据线111、源极112、漏极113及遮光阻挡层114的第一绝缘层12，并对第一绝缘层12进行蚀刻图案化，使第一绝缘层12蚀刻后在与源极112相对应的位置形成第一接触孔121，在与漏极113相对应的位置形成第二接触孔122。其中，源极112通过第一接触孔121露出，漏极113通过第二接触孔122露出。

请参图2c，在第一绝缘层12上形成金属氧化物半导体层13，金属氧化物半导体层13填入第一接触孔121和第二接触孔122中，然后在金属氧化物半导体层13上涂覆光阻层20。具体地，金属氧化物半导体层13的材料可以是铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)等。

请参图2d，使用半色调掩膜30(Half Tone Mask，HTM)对光阻层20进行曝光和显影，使光阻层20留下第一光阻图案21和第二光阻图案22，未留下有光阻的其他区域则露出金属氧化物半导体层13，其中第一光阻图案21的厚度大于第二光阻图案22的厚度。第一光阻图案21与半导体有源层134的位置相对应，第一光阻图案21对应覆盖沟道位置。第二光阻图案22与第一导体部132、第二导体部133和公共电极131的位置相对应。其中，第一导体部132为金属氧化物半导体层13中将半导体有源层134与源极112相连接的导电部分，第二导体部133为金属氧化物半导体层13中将半导体有源层134与漏极113相连接的导电部分。除第一光阻图案21和第二光阻图案22之外，其他区域则无光阻并露出金属氧化物半导体层13。

具体地，半色调掩膜30包括不透光区31、半透光区32和全透光区33，其中不透光区31、半透光区32和全透光区33分别对应第一光阻图案21、第二光阻图案22和无需留下光阻的其他区域，这样在经过曝光和显影后，即可使光阻层20留下第一光阻图案21和第二光阻图案22，且第一光阻图案21的厚度大于第二光阻图案22的厚度。

请参图2e和图3c，以第一光阻图案21和第二光阻图案22为遮挡，对金属氧化物半导体层13进行蚀刻图案化，去除金属氧化物半导体层13未被光阻覆盖的部分(即露出区域)，使金属氧化物半导体层13在被蚀刻后形成相互间隔的第一半导体图形13a和第二半导体图形13b，其中第一半导体图形13a对应于公共电极131，第二半导体图形13b对应于第一导体部132、第二导体部133和沟道位置。

请参图2f，然后利用光阻灰化(Ashing)去除第二光阻图案22，但沟道位置仍覆盖有第一光阻图案21，使第一半导体图形13a露出，同时使第二半导体图形13b中未被光阻覆盖的两端区域也露出。这里需要说明的是，在光阻灰化过程中，第一光阻图案21也会被减薄，但由于第一光阻图案21整体比第二光阻图案22厚，因此第一光阻图案21在减薄之后仍覆盖在沟道位置。

请参图2g和图3d，以第一光阻图案21为遮挡，对第一半导体图形13a以及第二半导体图形13b中露出的区域进行导体化处理，使第一半导体图形13a被导体化形成公共电极131，使第二半导体图形13b中露出的两端区域被导体化分别形成第一导体部132和第二导体部133，而第二半导体图形13b中位于第一光阻图案21正下方的部分，由于被第一光阻图案21遮挡而未被导体化，仍保留为半导体并形成半导体有源层134。其中，半导体有源层134连接在第一导体部132与第二导体部133之间，第一导体部132填入第一接触孔121中与源极112导电接触，从而通过第一导体部132将源极112与半导体有源层134相连，第二导体部133填入第二接触孔122中与漏极113导电接触，从而通过第二导体部133将漏极113与半导体有源层134相连。本实施例中，半导体有源层134在衬底10上的投影位于遮光阻挡层114在衬底10上的投影的范围内，即遮光阻挡层114完全覆盖半导体有源层134，这样遮光阻挡层114可以为半导体有源层134遮挡住来自背光模组的背光，避免半导体有源层134因长期受到光照而导致TFT器件特性退化的问题。具体地，对第一半导体图形13a和第二半导体图形13b露出的区域进行导体化处理的方式可以采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂或氩(Ar)掺杂，使第一半导体图形13a和第二半导体图形13b露出的区域实现导体化，也就是使公共电极131、第一导体部132和第二导体部133变为导体。

请参图2h，在形成公共电极131、第一导体部132、第二导体部133和半导体有源层134之后，去除第一光阻图案21。其中，公共电极131、第一导体部132、第二导体部133和半导体有源层134均由同一层的金属氧化物半导体层13制成。

请参图2i和图3e，在第一绝缘层12上形成覆盖公共电极131、第一导体部132、第二导体部133和半导体有源层134的第二绝缘层14，并对第二绝缘层14和第一绝缘层12同时进行蚀刻图案化，在与遮光阻挡层114相对应的位置形成贯穿第二绝缘层14和第一绝缘层12的第三接触孔141。其中，遮光阻挡层114通过第三接触孔141露出。第三接触孔141的开孔位置与沟道位置错开。

请参图2j和图3f，在第二绝缘层14上形成第二金属层15，并对第二金属层15进行蚀刻图案化，使第二金属层15在蚀刻后形成扫描线151和栅极152，栅极152填入第三接触孔141中与遮光阻挡层114导电接触。其中，栅极152与扫描线151相连或者栅极152为扫描线151的一部分。本实施例中，栅极152层叠设置在遮光阻挡层114的正上方，栅极152在衬底10上的投影与遮光阻挡层114在衬底10上的投影相重叠。半导体有源层134夹设在遮光阻挡层114与栅极152之间。通过将栅极152与遮光阻挡层114相连，使半导体有源层134夹设在栅极152与遮光阻挡层114之间，增加载流子浓度，提高半导体有源层134的导电能力。

请参图2k和图3g，在第二绝缘层14上形成覆盖扫描线151和栅极152的第三绝缘层16，并对第三绝缘层16和第二绝缘层14同时进行蚀刻图案化，在与第二导体部133相对应的位置形成贯穿第三绝缘层16和第二绝缘层14的第四接触孔161。其中，第二导体部133通过第四接触孔161露出。

本实施例中，第一绝缘层12、第二绝缘层14和第三绝缘层16的材料具体可以是氧化硅(SiOx)、氮化硅(SiNx)或氮化硅与氧化硅的复合膜等。

请参图2l和图3h，在第三绝缘层16上形成透明导电层17，并对透明导电层17进行蚀刻图案化，使透明导电层17在蚀刻后形成像素电极171，像素电极171填入第四接触孔161中与第二导体部133导电接触。其中，像素电极171与公共电极131位于不同层，两者之间通过第三绝缘层16和第二绝缘层14隔开，且像素电极171位于公共电极131的上方。具体地，透明导电层17的材料可以为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。

具体地，对膜层进行蚀刻图案化，主要是采用涂布光阻、曝光、显影、蚀刻和去除光阻等工艺步骤，此为现有技术，在此不做赘述。

上述制程中，通过将遮光阻挡层114与源极112、漏极113整合成一层，省掉了一层金属层和一层绝缘层；通过将公共电极131与半导体有源层134整合成一层，省掉了一层制作公共电极131的透明导电层17和一层绝缘层；而且该架构中无需平坦层(OC)和第三金属层(M3)。因此上述制程可基于七张掩膜(7masks)制作顶栅(top gate)架构的金属氧化物薄膜晶体管阵列基板，改善了现有MOS-TFT顶栅架构的膜层结构，将复杂的顶栅架构变成7道蚀刻制程，总共7个膜层，制程简单，制作成本低，生产效率高。

上述制程中，源极112和漏极113制作在底层，上方的半导体有源层134通过在第一绝缘层12中蚀刻形成的接触孔与源极112和漏极113导通。针对金属氧化物半导体层13的蚀刻采用了半色调(half tone)掩膜，对蚀刻后的半导体图形进行导体化处理时无需干蚀刻绝缘层，只需考虑将半导体图形进行导体化的制程条件即可。通过将绝缘层干蚀刻与半导体图形的导体化处理分开，避免了干蚀刻绝缘层到金属氧化物半导体的制程，这样可以更好的保护金属氧化物半导体的特性，避免因为膜厚不均导致金属氧化物半导体过蚀刻量无法控制，从而导致半导体失效。

本发明还提供一种显示面板，包括上述的金属氧化物薄膜晶体管阵列基板。具体地，显示面板可以是液晶显示面板。

以上应用具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种金属氧化物薄膜晶体管阵列基板，其特征在于，包括：

衬底(10)；

位于该衬底(10)上由第一金属层(11)经蚀刻图案化形成的源极(112)、漏极(113)和遮光阻挡层(114)，该源极(112)与该漏极(113)间隔设置，该遮光阻挡层(114)与该源极(112)及该漏极(113)均间隔设置；

覆盖该源极(112)、该漏极(113)及该遮光阻挡层(114)的第一绝缘层(12)，该第一绝缘层(12)在与该源极(112)相对应的位置贯穿形成有第一接触孔(121)，在与该漏极(113)相对应的位置贯穿形成有第二接触孔(122)；

位于该第一绝缘层(12)上由金属氧化物半导体层(13)经蚀刻图案化形成的公共电极(131)、第一导体部(132)、第二导体部(133)和半导体有源层(134)，其中该公共电极(131)、该第一导体部(132)和该第二导体部(133)为在蚀刻形成之后经过导体化处理而变为导体，该半导体有源层(134)保留为半导体，该半导体有源层(134)连接在该第一导体部(132)与该第二导体部(133)之间，该第一导体部(132)填入该第一接触孔(121)中与该源极(112)导电接触，该第二导体部(133)填入该第二接触孔(122)中与该漏极(113)导电接触；

覆盖该公共电极(131)、该第一导体部(132)、该第二导体部(133)和该半导体有源层(134)的第二绝缘层(14)，在与该遮光阻挡层(114)相对应的位置形成有贯穿该第二绝缘层(14)和该第一绝缘层(12)的第三接触孔(141)；

位于该第二绝缘层(14)上由第二金属层(15)经蚀刻图案化形成的栅极(152)，该栅极(152)填入该第三接触孔(141)中与该遮光阻挡层(114)导电接触；

覆盖该栅极(152)的第三绝缘层(16)，在与该第二导体部(133)相对应的位置形成有贯穿该第三绝缘层(16)和该第二绝缘层(14)的第四接触孔(161)；

位于该第三绝缘层(16)上由透明导电层(17)经蚀刻图案化形成的像素电极(171)，该像素电极(171)填入该第四接触孔(161)中与该第二导体部(133)导电接触。

2.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该遮光阻挡层(114)位于该源极(112)与该漏极(113)之间，该遮光阻挡层(114)的设置位置与该半导体有源层(134)及该栅极(152)的位置相对应。

3.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该半导体有源层(134)与该遮光阻挡层(114)的位置相对应，该半导体有源层(134)在该衬底(10)上的投影位于该遮光阻挡层(114)在该衬底(10)上的投影的范围内。

4.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该栅极(152)层叠设置在该遮光阻挡层(114)的正上方，该半导体有源层(134)夹设在该遮光阻挡层(114)与该栅极(152)之间，该栅极(152)在该衬底(10)上的投影与该遮光阻挡层(114)在该衬底(10)上的投影相重叠。

5.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该第一金属层(11)在经蚀刻图案化后还同时形成数据线(111)，该源极(112)与该数据线(111)相连或者该源极(112)为该数据线(111)的一部分；该第二金属层(15)在经蚀刻图案化后还同时形成扫描线(151)，该栅极(152)与该扫描线(151)相连或者该栅极(152)为该扫描线(151)的一部分。

6.一种金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，包括：

在衬底(10)上形成第一金属层(11)，并对该第一金属层(11)进行蚀刻图案化，使该第一金属层(11)在蚀刻后形成源极(112)、漏极(113)和遮光阻挡层(114)，该源极(112)与该漏极(113)间隔设置，该遮光阻挡层(114)与该源极(112)及该漏极(113)均间隔设置；

在该衬底(10)上形成覆盖该源极(112)、该漏极(113)及该遮光阻挡层(114)的第一绝缘层(12)，并对该第一绝缘层(12)进行蚀刻图案化，使该第一绝缘层(12)蚀刻后在与该源极(112)相对应的位置形成第一接触孔(121)，在与该漏极(113)相对应的位置形成第二接触孔(122)；

在该第一绝缘层(12)上形成金属氧化物半导体层(13)，该金属氧化物半导体层(13)填入该第一接触孔(121)和该第二接触孔(122)中，然后在该金属氧化物半导体层(13)上涂覆光阻层(20)；

使用半色调掩膜(30)对该光阻层(20)进行曝光和显影，使该光阻层(20)留下第一光阻图案(21)和第二光阻图案(22)，未留下有光阻的其他区域则露出该金属氧化物半导体层(13)，其中该第一光阻图案(21)的厚度大于该第二光阻图案(22)的厚度，该第一光阻图案(21)与半导体有源层(134)的位置相对应，该第二光阻图案(22)与第一导体部(132)、第二导体部(133)和公共电极(131)的位置相对应；

以该第一光阻图案(21)和该第二光阻图案(22)为遮挡，对该金属氧化物半导体层(13)进行蚀刻图案化，去除该金属氧化物半导体层(13)未被光阻覆盖的部分，使该金属氧化物半导体层(13)在被蚀刻后形成相互间隔的第一半导体图形(13a)和第二半导体图形(13b)，其中该第一半导体图形(13a)对应于公共电极(131)，该第二半导体图形(13b)对应于第一导体部(132)、第二导体部(133)和沟道位置；

利用光阻灰化去除该第二光阻图案(22)，但沟道位置仍覆盖有该第一光阻图案(21)，使该第一半导体图形(13a)露出，同时使该第二半导体图形(13b)中未被光阻覆盖的两端区域也露出；

以该第一光阻图案(21)为遮挡，对该第一半导体图形(13a)以及该第二半导体图形(13b)中露出的区域进行导体化处理，使该第一半导体图形(13a)被导体化形成公共电极(131)，使该第二半导体图形(13b)中露出的两端区域被导体化分别形成第一导体部(132)和第二导体部(133)，而该第二半导体图形(13b)中位于该第一光阻图案(21)正下方的部分仍保留为半导体并形成半导体有源层(134)，该半导体有源层(134)连接在该第一导体部(132)与该第二导体部(133)之间，该第一导体部(132)填入该第一接触孔(121)中与该源极(112)导电接触，该第二导体部(133)填入该第二接触孔(122)中与该漏极(113)导电接触；

在形成该公共电极(131)、该第一导体部(132)、该第二导体部(133)和该半导体有源层(134)之后，去除该第一光阻图案(21)；

在该第一绝缘层(12)上形成覆盖该公共电极(131)、该第一导体部(132)、该第二导体部(133)和该半导体有源层(134)的第二绝缘层(14)，并对该第二绝缘层(14)和该第一绝缘层(12)同时进行蚀刻图案化，在与该遮光阻挡层(114)相对应的位置形成贯穿该第二绝缘层(14)和该第一绝缘层(12)的第三接触孔(141)；

在该第二绝缘层(14)上形成第二金属层(15)，并对该第二金属层(15)进行蚀刻图案化，使该第二金属层(15)在蚀刻后形成栅极(152)，该栅极(152)填入该第三接触孔(141)中与该遮光阻挡层(114)导电接触；

在该第二绝缘层(14)上形成覆盖该栅极(152)的第三绝缘层(16)，并对该第三绝缘层(16)和该第二绝缘层(14)同时进行蚀刻图案化，在与该第二导体部(133)相对应的位置形成贯穿该第三绝缘层(16)和该第二绝缘层(14)的第四接触孔(161)；

在该第三绝缘层(16)上形成透明导电层(17)，并对该透明导电层(17)进行蚀刻图案化，使该透明导电层(17)在蚀刻后形成像素电极(171)，该像素电极(171)填入该第四接触孔(161)中与该第二导体部(133)导电接触。

7.如权利要求6所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该遮光阻挡层(114)位于该源极(112)与该漏极(113)之间，该遮光阻挡层(114)的设置位置与该半导体有源层(134)及该栅极(152)的位置相对应。

8.如权利要求6所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该半导体有源层(134)与该遮光阻挡层(114)的位置相对应，该半导体有源层(134)在该衬底(10)上的投影位于该遮光阻挡层(114)在该衬底(10)上的投影的范围内；该栅极(152)层叠设置在该遮光阻挡层(114)的正上方，该半导体有源层(134)夹设在该遮光阻挡层(114)与该栅极(152)之间，该栅极(152)在该衬底(10)上的投影与该遮光阻挡层(114)在该衬底(10)上的投影相重叠。

9.如权利要求6所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该第一金属层(11)在蚀刻图案化时还同时形成数据线(111)，该源极(112)与该数据线(111)相连或者该源极(112)为该数据线(111)的一部分；该第二金属层(15)在蚀刻图案化时还同时形成扫描线(151)，该栅极(152)与该扫描线(151)相连或者该栅极(152)为该扫描线(151)的一部分。

10.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的金属氧化物薄膜晶体管阵列基板。

Images