CN104505368B - 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 - Google Patents
一种接触孔刻蚀工艺、有机发光显示器件及显示装置 Download PDFInfo
- Publication number
- CN104505368B CN104505368B CN201410817320.6A CN201410817320A CN104505368B CN 104505368 B CN104505368 B CN 104505368B CN 201410817320 A CN201410817320 A CN 201410817320A CN 104505368 B CN104505368 B CN 104505368B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- etching
- layer
- insulating layer
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000010410 layer Substances 0.000 claims abstract description 161
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000001312 dry etching Methods 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 239000004744 fabric Substances 0.000 claims abstract description 7
- 238000000465 moulding Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- XGCDHPDIERKJPT-UHFFFAOYSA-N [F].[S] Chemical class [F].[S] XGCDHPDIERKJPT-UHFFFAOYSA-N 0.000 claims description 3
- 238000000295 emission spectrum Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001962 electrophoresis Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000001652 electrophoretic deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种接触孔刻蚀工艺、有机发光显示器件及显示装置，刻蚀工艺包括：在栅极层上涂布光刻胶层，曝出通孔图案和栅极图案；根据通孔图案，沿衬底厚度方向依次对栅极层和第一绝缘层进行刻蚀形成接触孔图形，去除光刻胶层通孔图案刻出栅极图形；在成型的栅极图形和接触孔图形中布膜形成层间介质层，对层间介质层进行光刻处理，曝出接触孔图形；对接触孔图形中的层间介质层和剩余第一绝缘层进行刻蚀，即得完整的接触孔图形。本发明仅通过干法刻蚀即可完成对接触孔的刻蚀成型，首先对下层的第一绝缘层进行刻蚀，然后再对上面的层间介质层进行刻蚀，本发明在不增加工艺步骤的前提下，避免了接触孔刻蚀工艺孔深难刻、刻蚀终点难以侦测的困难。
Description
技术领域
本发明涉及平板显示装置制造领域，具体涉及一种接触孔刻蚀工艺、有机发光显示器件及显示装置。
背景技术
目前在低温多晶硅技术LTPS(Low Temperature Poly-silicon)流程中接触孔的刻蚀工艺存在如下技术问题：
1)需要刻蚀的膜层很厚(层间介质层：第一绝缘层)，孔深且越往下孔径越小，反应过程中容易出现反应物不能及时排出而发生刻蚀停止现象；若通过延长刻蚀时间或增大偏置电源(Bias Power)来避免刻蚀停止，则会导致线宽损失(CD Loss)比较大，影响器件电学性能；
2)刻蚀终点不易侦测，导致多晶硅层过刻，多晶硅层过刻较大会影响器件电学性能。
为解决上述技术问题，现有技术中对接触孔采用湿刻和干刻工艺相结合的方式，即先在干刻区进行干法刻蚀，刻蚀掉层间介质层和部分第一绝缘层，然后再将刻蚀器件运送到湿刻区进行湿法刻蚀，刻蚀掉剩余的第一绝缘层。由于湿法刻蚀能有效避免多晶硅层过刻，但需要增加待刻蚀器件在干刻区和湿刻区之间的运送工艺，工艺较繁琐。
发明内容
为此，本发明为了优化干法刻蚀接触通孔工艺，降低刻蚀工艺难度，避免产生过刻现象而影响器件电学性能，本发明提供了一种接触孔刻蚀工艺、有机发光显示器件及显示装置。
所采用技术方案如下所述：
一方面，本发明提供了一种接触孔刻蚀工艺，包括如下步骤：
步骤一：在待刻蚀衬底的栅极层上涂布光刻胶层，通过光刻工艺在光刻胶层上曝出通孔图案和栅极图案；
步骤二：根据通孔图案，采用干法刻蚀方法沿衬底厚度方向依次对栅极层和第一绝缘层进行刻蚀，并形成接触孔图形，其中对第一绝缘层的刻蚀深度为小于第一绝缘层的厚度；
步骤三：去除步骤二中的光刻胶层通孔图案，得到栅极图案，干法刻出栅极图形，在所成型的栅极图形和接触孔图形中布膜形成层间介质层，采用光刻工艺对层间介质层进行光刻处理，曝出接触孔图形；
步骤四：采用干法刻蚀方法对接触孔图形中的层间介质层和剩余第一绝缘层进行刻蚀，即得完整的接触孔图形。
所述步骤一中通过半色调影像光刻工艺在所述光刻胶层上一次曝出通孔图案和栅极图案。
所述步骤二中所述的根据通孔图案，采用干法刻蚀方法沿衬底厚度方向依次对栅极层和第一绝缘层进行刻蚀，并形成接触孔图形，其具体方法是：首先采用硫氟化合物首先对栅极层进行刻蚀，刻蚀深度为栅极层的厚度；然后采用碳氟化合物对第一绝缘层进行刻蚀。
所述步骤二中采用干法刻蚀对栅极层进行接触孔图形的刻蚀，然后采用终点检测装置对栅极层上所刻蚀的接触孔图形进行刻蚀终点侦测。
所述的终点检测装置为电泳沉积、激光干涉、反射图谱或发射光谱终点检测装置中的一种。
所述步骤二中第一绝缘层刻蚀深度为第一绝缘层总厚度的2/3～4/5。
所述步骤四中所述的采用干法刻蚀方法对接触孔图形中的层间介质层和剩余第一绝缘层进行刻蚀，其具体方法是，采用碳氟化合物刻蚀气体对层间介质层及第一绝缘层进行刻蚀。
所述接触孔的孔径为2～5μm。
所述接触孔的深度为500～800nm。
另一方面，本发明还提供了一种有机发光显示器件，包括衬底和依次在所述衬底上叠加形成的氮化硅层、第二绝缘层、多晶硅层、第一绝缘层、栅极层和层间介质层，所述栅极层和层间介质层上设有接触孔，所述接触孔由上述的接触孔刻蚀工艺制成。
此外，还提供了一种显示装置，其包含有上述的有机发光显示器件。
本发明相对于现有技术具有如下有益效果：
A.本发明所述的接触孔刻蚀工艺，利用Halftone半色调影像方法在光刻胶层上一次性曝出通孔图案和栅极图案，从而实现在一道工艺中同时刻蚀第一绝缘层与栅极层；简化了工艺步骤。在对接触孔刻蚀时首先采用干法刻蚀方法对栅极层和第一绝缘层进行刻蚀，使第一绝缘层未达到完全刻蚀，从而避免对多晶硅层产生过刻现象，通过在刻蚀后所形成的接触孔图形及栅极层上涂布层间介质层，然后进一步通过干法刻蚀对层间介质层进行完全刻蚀，同时刻蚀掉剩余的第一绝缘层，形成最终的接触孔图形。由于在最后刻蚀过程中只需刻蚀层间介质层和少量的第一绝缘层，接触孔较浅，使得接触孔孔径与锥度易于控制，从而降低了接触孔的刻蚀难度。
B.本发明仅通过干法刻蚀即可完成对接触孔的刻蚀成型，通过干法刻蚀将第一绝缘层进行提前刻蚀，然后再通过层间介质层的布膜，进一步通过干法刻蚀对层间介质层进行完全刻蚀。本发明在不增加工艺步骤的前提下，避免了接触孔刻蚀工艺孔深难刻、刻蚀终点难以侦测的困难。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是本发明提供的接触孔刻蚀流程图；
图2至图9是本发明提供的接触孔刻蚀工艺图。
图中：1-玻璃基板；2-氮化硅层；3-第二绝缘层；4-多晶硅层；5-第一绝缘层；6-栅极层；7-光刻胶层；8-层间介质层；9-接触孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明提供了一种接触孔刻蚀工艺，如图1所示，具体包括如下步骤：
步骤一：如图2所示，在待刻蚀衬底1的栅极层6上涂布光刻胶层7，通过光刻工艺在光刻胶层7上曝出通孔图案和栅极图案。
具体的，通过物理气相沉积(PVD(Physical Vapor Deposition))在第一绝缘层5上涂布Mo膜层，形成栅极层6，见图2所示。在栅极层6上涂布光刻胶层7，然后利用Halftone(半色调影像)方法采用黄光在光刻胶层7上一次性曝出栅极图形和通孔图案，见图3所示。
本发明所采用的Halftone(半色调影像)方法，即为一种曝光技术，不同的光亮强度作用在光刻胶上，显影的程度也是不同的：完全曝光对应完全显影，光刻胶会全部被清洗掉；半曝光对应部分显影，还会残留部分光刻胶；若不曝光，所有的光刻胶都会保留。利用光刻胶的这种特性，使掩膜板的不同区域透光度不一样，这样就能够曝出不同厚度的光刻显影图。
步骤二：根据通孔图案，采用干法刻蚀方法沿衬底厚度方向依次对栅极层6和第一绝缘层5进行刻蚀，并形成接触孔9图形，其中对第一绝缘层5的刻蚀深度为小于第一绝缘层5的厚度。
详细的，见图4所示，首先采用硫氟化合物(比如SF6)对栅极层6进行完全刻蚀，刻蚀深度为栅极层6的厚度，且利用终点检测装置(EPD)可以侦测到终点；然后采用碳氟化合物(比如CF4)对第一绝缘层5进行部分刻蚀，这里对接触孔9孔径及侧壁角的要求并不严格，刻蚀深度优选为第一绝缘层5总厚度的2/3～4/5，见图5所示。其中的终点检测装置(EPD)为电泳沉积、激光干涉、反射图谱或发射光谱终点检测装置中的一种。
步骤三：去除步骤二中的光刻胶层7通孔图案，得到栅极图案，干法刻出栅极图形，在所成型的栅极图形和接触孔图形中布膜形成层间介质层8，采用光刻工艺对层间介质层8进行光刻处理，曝出接触孔9图形。
具体的，见图6所示，干刻完大部分的第一绝缘层5后，用干刻的灰化方法(HalfAshing)去除部分光刻胶层，得到栅极图案；见图7所示，干刻用Cl2气对栅极图案进行刻蚀，采用Cl2对栅极图案进行刻蚀时，第一绝缘层5不会受到影响，刻完栅极层后再将光刻胶层7剥离，然后注入源极和漏极。
步骤四：采用干法刻蚀方法对接触孔9图形中的层间介质层8和剩余第一绝缘层5进行刻蚀，即得完整的接触孔9图形。
具体的，见图8所示，通过CVD(Chemical Vapor Deposition,化学气相沉积),进行层间介质层8布膜，黄光曝出接触孔9图案；然后采用干刻方法对层间介质层8进行完全刻蚀，同时刻蚀掉剩余的第一绝缘层5，见图9所示，由于接触孔9没有原来那么深，使得孔径与Taper(侧壁角)比较好控制，降低了接触孔工艺孔深难刻的难度。在本发明中接触孔9的孔径优选采用2～5μm；接触孔9的深度优选为500～800nm。
本发明在接触孔的刻蚀工艺中仅通过干法刻蚀即可完成对接触孔9的刻蚀成型，通过干法刻蚀将栅极层6和第一绝缘层5一起刻蚀，即对第一绝缘层5进行提前刻蚀，然后再通过层间介质层8的布膜，进一步通过干法刻蚀对层间介质层8进行完全刻蚀，同时又不会增加Mask与工艺数量；最后接触孔工艺就只要刻层间介质层8一层，避免了接触孔9刻蚀工艺孔深难刻、刻蚀终点难以侦测的困难。
图9是本发明所提供的有机发光显示器件的结构图，包括衬底1和依次在衬底1上叠加形成的氮化硅层2、第二绝缘层3、多晶硅层4、第一绝缘层5、栅极层6和层间介质层8，栅极层6和层间介质层8上设有接触孔9，接触孔9是通过上述的接触孔刻蚀工艺制成，详见上述刻蚀工艺，这里不再赘述。其中的衬底1优选玻璃衬底。
此外，本发明还提供了具有上述有机发光显示器件的显示装置，其包含有上述的有机发光显示器件。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种接触孔刻蚀工艺，其特征在于，包括如下步骤：
步骤一：在待刻蚀衬底的栅极层上涂布光刻胶层，通过光刻工艺在光刻胶层上曝出通孔图案和栅极图案；
步骤二：根据通孔图案，采用干法刻蚀方法沿衬底厚度方向依次对栅极层和第一绝缘层进行刻蚀，并形成接触孔图形，首先对栅极层进行刻蚀，刻蚀深度为栅极层的厚度；然后再对第一绝缘层进行刻蚀，其中对第一绝缘层的刻蚀深度为小于第一绝缘层的厚度；
步骤三：去除步骤二中的光刻胶层通孔图案，得到栅极图案，干法刻出栅极图形，在所成型的栅极图形和接触孔图形中布膜形成层间介质层，采用光刻工艺对层间介质层进行光刻处理，曝出接触孔图形；
步骤四：采用干法刻蚀方法对接触孔图形中的层间介质层和剩余第一绝缘层进行刻蚀，即得完整的接触孔图形；所述接触孔的深度为500～800nm。
2.根据权利要求1所述的接触孔刻蚀工艺，其特征在于，所述步骤一中通过半色调影像光刻工艺在所述光刻胶层上一次曝出通孔图案和栅极图案。
3.根据权利要求1所述的接触孔刻蚀工艺，其特征在于，所述步骤二中所述的根据通孔图案，采用干法刻蚀方法沿衬底厚度方向依次对栅极层和第一绝缘层进行刻蚀，并形成接触孔图形，其具体方法是：首先采用硫氟化合物对栅极层进行刻蚀，刻蚀深度为栅极层的厚度；然后采用碳氟化合物对第一绝缘层进行刻蚀。
4.根据权利要求3所述的接触孔刻蚀工艺，其特征在于，所述步骤二中采用干法刻蚀对栅极层进行接触孔图形的刻蚀，然后采用终点检测装置对栅极层上所刻蚀的接触孔图形进行刻蚀终点侦测。
5.根据权利要求4所述的接触孔刻蚀工艺，其特征在于，所述的终点检测装置为电泳沉积、激光干涉、反射图谱或发射光谱终点检测装置中的一种。
6.根据权利要求5所述的接触孔刻蚀工艺，其特征在于，所述步骤二中第一绝缘层刻蚀深度为第一绝缘层总厚度的2/3～4/5。
7.根据权利要求1-6任一所述的接触孔刻蚀工艺，其特征在于，所述步骤四中所述的采用干法刻蚀方法对接触孔图形中的层间介质层和剩余第一绝缘层进行刻蚀，其具体方法是，采用碳氟化合物刻蚀气体对层间介质层及第一绝缘层进行刻蚀。
8.根据权利要求7所述的接触孔刻蚀工艺，其特征在于，所述接触孔的孔径为2～5μm。
9.一种有机发光显示器件，包括衬底和依次在所述衬底上叠加形成的氮化硅层、第二绝缘层、多晶硅层、第一绝缘层、栅极层和层间介质层，所述栅极层和层间介质层上设有接触孔，其特征在于，所述接触孔由权利要求1-8任一所述的接触孔刻蚀工艺制成。
10.一种显示装置，其特征在于，所述显示装置包含有权利要求9所述的有机发光显示器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410817320.6A CN104505368B (zh) | 2014-12-24 | 2014-12-24 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410817320.6A CN104505368B (zh) | 2014-12-24 | 2014-12-24 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104505368A CN104505368A (zh) | 2015-04-08 |
| CN104505368B true CN104505368B (zh) | 2018-09-04 |
Family
ID=52947105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410817320.6A Active CN104505368B (zh) | 2014-12-24 | 2014-12-24 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104505368B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166868B (zh) * | 2018-09-03 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN113113353B (zh) * | 2021-04-12 | 2023-09-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板的制备工艺、阵列基板及显示装置 |
| CN114093786B (zh) * | 2022-01-24 | 2022-04-15 | 澳芯集成电路技术(广东)有限公司 | 一种fdsoi器件的接触孔连接位置检测方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681690A (zh) * | 2012-09-06 | 2014-03-26 | 三星显示有限公司 | 薄膜晶体管基底及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463225C (zh) * | 2001-02-06 | 2009-02-18 | 株式会社日立制作所 | 显示装置及其制造方法 |
| DE102009046242B4 (de) * | 2009-10-30 | 2013-11-28 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses |
| KR101182231B1 (ko) * | 2010-06-04 | 2012-09-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2014
- 2014-12-24 CN CN201410817320.6A patent/CN104505368B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681690A (zh) * | 2012-09-06 | 2014-03-26 | 三星显示有限公司 | 薄膜晶体管基底及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104505368A (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| JP2012023356A5 (zh) | ||
| TW201405646A (zh) | 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻 | |
| TW200820352A (en) | Method of manufacturing a thin-film transistor substrate | |
| US10431611B2 (en) | Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device | |
| WO2015169081A1 (zh) | Ito膜层刻蚀方法和包含使用该方法形成的电极层的阵列基板 | |
| CN104505368B (zh) | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 | |
| CN106653697B (zh) | 阵列基板及其制造方法和显示面板 | |
| WO2017016152A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| TW201523738A (zh) | 薄膜電晶體基板及其製造方法 | |
| US9293319B2 (en) | Removal of metal | |
| CN107910351A (zh) | Tft基板的制作方法 | |
| US20170294465A1 (en) | Film Patterning Method | |
| TWI591721B (zh) | 用以提供介層窗之方法 | |
| CN108493197A (zh) | 顶栅型阵列基板制备工艺 | |
| CN108550626A (zh) | 薄膜晶体管器件的制作方法和薄膜晶体管器件 | |
| CN106338845B (zh) | 液晶显示面板的制作方法 | |
| JP2018182315A (ja) | パターン崩壊を防ぐためのエッチング後処理 | |
| CN109037075B (zh) | 一种薄膜晶体管的制作方法、晶体管和显示基板 | |
| KR102137145B1 (ko) | 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법 | |
| CN106226965B (zh) | 一种基于igzo-tft的boa液晶面板的结构及制作方法 | |
| CN105632920B (zh) | 薄膜晶体管基板的制作方法 | |
| CN105810743B (zh) | 薄膜晶体管及其制作方法 | |
| TW201830522A (zh) | 有機層蝕刻中垂直輪廓之產生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |