CN106653697B - 阵列基板及其制造方法和显示面板 - Google Patents
阵列基板及其制造方法和显示面板 Download PDFInfo
- Publication number
- CN106653697B CN106653697B CN201710001931.7A CN201710001931A CN106653697B CN 106653697 B CN106653697 B CN 106653697B CN 201710001931 A CN201710001931 A CN 201710001931A CN 106653697 B CN106653697 B CN 106653697B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- via hole
- mask pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 52
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 230000009471 action Effects 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 26
- 229910052786 argon Inorganic materials 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 8
- 239000004615 ingredient Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 13
- 238000000059 patterning Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种阵列基板的制造方法，包括：提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；向工艺腔内通入等离子体，以使得所述初始过孔在所述等离子体的作用下形成最终过孔；剥离所述第一掩膜图形层。本发明还提供一种阵列基板和一种显示面板。利用所述制造方法制造的阵列基板没有底切缺陷。
Description
技术领域
本发明涉及显示装置的制造领域，具体地，涉及一种阵列基板的制造方法、由该方法制得的阵列基板和一种包括该阵列基板的显示面板。
背景技术
液晶显示装置包括阵列基板，该阵列基板包括第一透明电极和第二透明电极，利用第一透明电极和第二透明电极之间形成的电容来驱动液晶分子旋转。第一透明电极和第二透明电极中的一者为像素电极，第一透明电极和第二透明电极中的另一者为公共电极。
通常，需要分别向第一透明电极和第二透明电极提供电压信号。以第一透明电极为例，利用第一导电图形向第一透明电极提供电压信号，第一导电图形与第一透明电极之间形成有第一绝缘层，第一透明电极通过贯穿第一绝缘层的过孔与第一导电图形电连接。
通常，通过干刻法形成所述过孔。如图1(a)所示，在第一绝缘层200上形成第一掩膜图形层，该第一掩膜图形层包括多个第一掩膜图形300，该第一掩膜图形300上形成有通孔300a。干刻形成过孔后，过孔的底部形成有倒角(如图1(a)中的I区域中所示的部分)。
形成了过孔后，沉积透明导电膜400，由于倒角的存在，透明导电膜400在过孔侧壁上的部分与过孔底壁上的部分断开，这种断开被称为底切缺陷。
如何防止透明电极位于过孔中的部分出现底切缺陷成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板的制造方法、由该制造方 法制得的阵列基板、包括该阵列基板的显示面板。利用所述制造方法制成的阵列基板中，至少可以减少透明电极位于过孔中的部分出现底切的现象。
为了实现上述目的，作为本发明的一个方面，提供一种阵列基板的制造方法，所述制造方法包括：
提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；
在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；
对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；
向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；
剥离所述第一掩膜图形层。
优选地，向所述工艺腔内通入等离子体的步骤包括：
对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10- 4Pa；
向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm，所述第一预设工艺参数包括：放电电压为40V至50V，加速电压为150V至250V，对所述第一绝缘层进行处理持续的时间为50s至70s。
优选地，所述制造方法还包括：
形成第二掩膜图形层，所述第二掩膜图形层包括分别位于各个所述最终过孔中的多个第二掩膜图形；
向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对 形成有所述最终过孔的第一绝缘层进行减薄；
剥离所述第二掩膜图形层。
优选地，所述第二预设工艺参数与所述第一预设工艺参数相同。
优选地，形成所述第一掩膜图形层的步骤包括：
在所述第一绝缘层上涂敷第一光刻胶层；
利用掩膜板对所述第一光刻胶层进行曝光；
对曝光后的第一光刻胶层进行显影，以获得所述第一掩膜图形层；
形成所述第二掩膜图形层的步骤包括：
在形成有最终过孔的第一绝缘层上涂敷第二光刻胶层，所述第一光刻胶层与所述第二光刻胶层中的一者由正性光刻胶形成，所述第一光刻胶层和所述第二光刻胶层中的另一者由负性光刻胶形成；
利用所述掩膜板对所述第二光刻胶层进行曝光；
对曝光后的第二光刻胶层进行显影，以获得所述第二掩膜图形层。
优选地，所述制造方法还包括：
形成包括第一透明电极的图形，所述第一透明电极的部分材料位于最终过孔中，以与所述电连接部电连接。
优选地，所述第一绝缘层包括从下至上依次设置的过渡层、主体层和顶层，所述过渡层、所述顶层、所述主体层的成分相同，且过渡层的密度小于所述主体层的密度。
优选地，所述初始基板包括第二透明电极、位于所述第二透明电极和所述第一导电图形之间的所述第一绝缘层，所述第一绝缘层位于所述第二透明电极上方，所述第一导电图形包括公共电极线。
优选地，所述第一导电图形包括源极和漏极，所述初始基板还包括位于所述第一导电图形上方的第二绝缘层、设置在所述第二绝缘层上的第二透明电极，所述第一绝缘层位于所述第二透明电极上方，所述第二绝缘层上与所述电连接部对应的位置设置有凹槽，所述凹槽贯穿所述第二绝缘层。
优选地，所述第一绝缘层的成分为硅的氮化物。
作为本发明的另一个方面，提供一种阵列基板，其中，所述阵列基板由本发明所提供的上述制造方法制得。
作为本发明的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
在本发明所提供的方法中，形成了初始过孔后，通入不与第一绝缘层反应的等离子体，会对形成有初始过孔的第一绝缘层进行垂直方向的削减，因此可以将初始过孔上的倒角刻蚀掉，以形成所述最终过孔。由于在执行等离子话的步骤时，第一绝缘层上仍然形成有第一掩膜图形层，因此，第一掩膜图形下方的部分不会被刻蚀，不会影响所述第一绝缘层的其他部分的结构。并且，在所述制造方法中也不需要引入新的掩膜板，降低了所述制造方法的成本。
剥离了所述第一掩膜图形层后，可以直接形成第一透明电极，也可以对形成有所述最终过孔的第一绝缘层进行进一步的处理，然后再形成第一透明电极。由于所述最终过孔的侧壁是连续的，因此，第一透明电极位于所述最终过孔中的部分可以与所述最终过孔的侧壁贴合，不会产生断裂、开口等缺陷，从而避免了在所述第一绝缘层处产生断裂的缺陷，提高了所述阵列基板的良率。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1(a)是现有技术中，衬底上形成有贯穿钝化层的过孔的示意图；
图1(b)是在图1(a)中所获得的衬底上形成像素电极后、像素电极上产生缺口的示意图；
图2(a)是本发明所提供的方法中，对形成有初始过孔的初始基板进行等离子处理的示意图；
图2(b)是等离子处理后，形成最终过孔的示意图；
图2(c)是形成有最终过孔的衬底剥离掩膜图形后的示意图；
图2(d)是在剥离掩膜图形的衬底上形成光刻胶的示意图；
图2(e)是对光刻胶进行图形化、获得了第二掩膜图形的示意图；
图2(f)是对形成有第二掩膜图形的第一绝缘层进行等离子化后的示意图；
图2(g)是剥离了第二掩膜图形后的基板的示意图；
图2(h)是透明导电膜与最终过孔的接触情况示意图；
图3(a)是一种实施方式的阵列基板的第一绝缘层上形成初始过孔后的示意图；
图3(b)是图3(a)中II处的放大图；
图3(c)是另一种实施方式的阵列基板的第一绝缘层上形成初始过孔过后的示意图；
图3(d)是图3(c)中II处的放大图；
图3(e)是图3(d)中的基板形成第一透明电极后的示意图；
图4(a)是另一种实施的阵列基板的初始基板的示意图；
图4(b)是图4(a)中的初始基板上的钝化膜形成初始过孔后的示意图；
图4(c)是图4(a)中的初始基板上形成最终过孔后的示意图；
图4(d)是图4(c)中的基板上形成第一透明电极后的示意图；
图5(a)是本发明所提供的制造方法的流程示意图；
图5(b)是在所述第一绝缘层上形成第一掩膜图形层的流程图；
图5(c)是形成第二掩膜图形层的流程图。
附图标记说明
100：电连接部 200：第一绝缘层
200a：初始过孔 200b：最终过孔
210：过渡层 220：主体层
230：顶层 300：第一掩膜图形
300a：通孔 400：第二光刻胶层
410：第二掩膜图形 500：第一透明电极
600：第二绝缘层 700：有源层
810：源极 820：漏电极
900：第二透明电极 110：栅极
230a：竖直壁 230b：倾斜壁
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，方位词“上”、“下”是指附图中的“上”、“下”方向。
经本发明的发明人研究发现，过孔底部出现倒角的原因在于，与中部和底部相比，绝缘层底部的材料密度较低，在利用等离子体对绝缘层进行干刻时，等离子体对绝缘层底部的刻蚀速率与等离子体对绝缘层中部的刻蚀速率不同，绝缘层底部更容易被刻蚀，从而导致了刻蚀形成过孔后，过孔的底部形成倒角。
针对上述原因产生的缺口，作为本发明的一个方面，提供一种阵列基板的制造方法，其中，如图5(a)所示，所述制造方法包括：
在步骤S100中，提供初始基板，所述初始基板包括第一导电图形和覆盖在该第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；
在步骤S200中，在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形300(如图2(a)所示)，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；
在步骤S300中，如图1(a)所示，对设置有所述第一掩膜图形层的第一绝缘层200进行干刻，以在通孔300a对应的位置形成贯穿第一绝缘层200的初始过孔200a；
在步骤S400中，如图2(a)所示，向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层200进行处 理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔200b(如图2(b)所示)，其中，如图2(b)中所示，最终过孔200b的侧壁连续，且最终过孔200b的一部分形成在电连接部100上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；
在步骤S500中，如图2(c)所示，剥离所述第一掩膜图形层。
如上文中所述，当对第一绝缘层200进行干刻形成初始过孔200a时，初始过孔200a上与第一绝缘层200的底部对应的部分可能会出现倒角(如图1(a)中的区域I中所示的部分)，即初始过孔200a的侧壁与第一绝缘层200a下方的部分(该部分可以是电连接部100，也可以是其他绝缘层。在图1(a)中所示的实施方式中，该部分为电连接部100)的上表面之间的角度为锐角。
在步骤S400中通入的不与第一绝缘层200反应的等离子体后，会对形成有初始过孔的第一绝缘层200进行垂直方向的削减，因此可以将初始过孔上的倒角刻蚀掉，以形成所述最终过孔200b。惰性气体不会与第一绝缘层200发生化学反应，因而不会加剧步骤S300中的倒角。并且，惰性气体分子量大，具有较好的刻蚀效果，从而可以提高执行步骤S400的效率。由于在执行步骤S400时，第一绝缘层200上仍然形成有第一掩膜图形层，因此，第一掩膜图形300下方的部分不会被刻蚀，不会影响所述第一绝缘层200的其他部分的结构。并且，在步骤S400中也不需要引入新的掩膜板，降低了所述制造方法的成本。
剥离了所述第一掩膜图形层后，可以直接形成第一透明电极，也可以对形成有所述最终过孔的第一绝缘层进行进一步的处理，然后再形成第一透明电极。
不管是直接形成第一透明电极、还是对所述第一绝缘层进行进一步处理后再形成第一透明电极，该第一透明电极的一部分都位于所述最终通孔中。由于所述最终过孔的侧壁是连续的，因此，第一透明电极位于所述最终过孔中的部分可以与所述最终过孔的侧壁贴合，不会产生断裂、开口等缺陷，从而避免了在所述第一绝缘层处产生断裂 的缺陷，提高了所述阵列基板的良率。
如图2(h)中所示，第一透明电极500的一部分位于所述最终过孔中，由于最终过孔的侧壁是连续的，因此，第一透明电极500可以紧密地贴合在最终过孔的侧壁以及底壁上，不会产生缺口。由于最终过孔的底壁形成在电连接部100上，因此，第一透明电极500可以与电连接部100之间形成稳定的电连接。
需要解释的是，此处第一绝缘层覆盖第一导电图形层的意思是，第一绝缘层位于第一导电图形层的上方，可以直接与第一导电图形接触，也可以与第一导电图形间隔设置，只要第一绝缘层位于第一导电图形层上方即可。
在本发明中，对所述惰性气体并没有特殊的要求，只要不与所述第一绝缘层发生反应即可。优选地，可以选用氩气作为等离子处理的惰性气体。氩气分子量较大，可以产生足够的冲击力，以将形成在初始过孔侧壁上的倒角彻底刻除，并形成侧壁连续的最终过孔。
在本发明中，对步骤S400中的第一预设参数没有特殊的要求，只要能够在初始过孔的基础上形成所述最终过孔、且所述最终过孔位于电连接部上的部分的深度不至于过大(例如，不超过5nm)，即可。例如，向所述工艺腔内通入等离子体的步骤包括：
在步骤S410中，对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10-4Pa，优选地，所述工艺腔内本底真空度为6×10-4Pa；
在步骤S420中，向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm(优选地，氩气流量为5sccm)，所述第一预设工艺参数包括：放电电压为40V至50V(优选地，放电电压为45V)，加速电压200V，对所述第一绝缘层进行处理持续的时间为60s。
通常，电连接部的厚度可以为300nm左右，因此，5nm深的凹槽并不会对电连接部的导电性能造成影响。
利用所述第一预设工艺参数获得的等离子体具有以下参数：离子束能量300eV，离子束流80mA，所述工艺腔内通气入氩气后的腔 室压力1.8×10-2Pa。
由于对形成有初始过孔的第一绝缘层进行了等离子处理，因此，第一绝缘层被整体减薄，因此，初始过孔的顶部的侧壁与绝缘层的顶面之间的角度可能较小(例如，90°左右)，即，如图2(b)和图2(c)中所示，第一绝缘层环绕所述最终过孔的部分包括位于顶部的竖直壁230a和位于该竖直壁230a下方的倾斜壁230b。为了防止所述第一透明电极在所述竖直壁处出现跨断缺陷、提高第一透明电极的良率和导电性能，优选地，可以对第一绝缘层进行减薄，以将第一绝缘层上与竖直壁对应的部分刻除。具体地，所述制造方法还可以包括：
在步骤S600中，形成第二掩膜图形层，如图2(e)所示，所述第二掩膜层包括分别位于各个所述最终过孔中的多个第二掩膜图形410；
在步骤S700中，向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；
在步骤S800中，剥离所述第二掩膜图形层。
在步骤S700中，等离子体对所述第一绝缘层进行了厚度方向的减薄，从而可以减少甚至刻除竖直壁230a，从而可以降低甚至消除透明电极膜的顶部出现跨断的风险。并且，在此步骤中，第二掩膜图形层还未剥离，因此最终过孔的深度、侧壁形貌等均不会受到影响。所述等离子体仍然是对不与所述第一绝缘层反应的惰性气体等离子化获得的。
为了便于设置、降低工艺成本，优选地，所述第二预设工艺参数与所述第一预设工艺参数相同。
在本发明中，对形成第一掩膜图形层的具体步骤不做特殊的限定。可以通过打印的方法形成第一掩膜图形层，也可以通过光刻构图工艺形成第一掩膜图形层。作为一种具体的实施方式，利用光刻构图工艺形成所述第一掩膜图形层，具体地，如图5(b)所示，形成所述第一掩膜图形层的步骤(即，步骤S200)包括：
在步骤S210中，在所述第一绝缘层上涂敷第一光刻胶层；
在步骤S220中，利用掩膜板对所述第一光刻胶层进行曝光；
在步骤S230，对曝光后的第一光刻胶层进行显影，以获得所述第一掩膜图形层。
相应地，对如何形成第二掩膜图形层也不做特殊的限定。例如，可以通过打印的方法形成第二掩膜图形层，也可以通过光刻构图工艺形成所述第二掩膜图形层。
当利用光刻构图工艺形成所述第一掩膜图形层时，优选地，也使用光刻构图工艺形成所述第二掩膜层。具体地，如图5(c)所示，利用光刻构图工艺形成第二掩膜图形层的步骤(即，步骤S600)包括：
在步骤S610中，如图2(d)所示，在形成有最终过孔的第一绝缘层上涂敷第二光刻胶层400，所述第一光刻胶层与所述第二光刻胶层中的一者由正性光刻胶形成，所述第一光刻胶层和所述第二光刻胶层中的另一者由负性光刻胶形成；
在步骤S620中，利用所述掩膜板对第二光刻胶层400进行曝光；
在步骤S630中，对曝光后的第二光刻胶层400进行显影，以获得所述第二掩膜图形层。
在这种实施方式中，两种不同的构图工艺使用同一掩膜板，从而可以降低制造成本。
如上文中所述，利用所述制造方法制得的阵列基板还包括第一透明电极。因此，所述制造方法还包括：
在步骤S900中，形成包括第一透明电极500的图形，该第一透明电极500的部分材料位于所述最终过孔中，以与电连接部100电连接。
第一透明电极500可以由ITO制成，并且，第一透明电极的厚度可以为70nm左右。通常，可以利用PECVD的方法形成透明电极膜，然后在利用光刻构图工艺形成所述第一透明电极。
在本发明中，对第一绝缘层的具体成分并没有特殊的限制。通常，该第一绝缘层应当由能够被等离子刻蚀的材料。在本发明的一种具体实施方式中，第一绝缘层用作导电图形的钝化层。优选地，如图2(a)中所示，第一绝缘层200包括从下至上依次设置的过渡层210、 主体层220和顶层230。过渡层210、顶层230的成分与主体层220的成分相同，且过渡层210的密度小于顶层230的密度，顶层230的密度小于主体层220的密度。
在阵列基板中，除了存在第一透明电极之外，还存在第二透明电极。第一透明电极与第二透明电极中的一者为公共电极，第一透明电极与第二透明电极中的另一者为像素电极。在本发明中，第一透明电极和第二透明电极中的一者位于所述第一绝缘层厚度方向的一侧，且与所述第一绝缘层接触，所述第一透明电极和所述第二透明电极中的另一者位于所述第一绝缘层的另一侧。
相应地，将第一绝缘层200设置为三层结构的优点在于，过渡层210具有较为疏松的结构，与透明电极材料直接接触时不会出现黑点等现象。顶层230也具有较疏松的结构，有利于等离子体的进入，从而便于刻蚀的进行。主体层220密度较大，可以起到保护第一绝缘层下方的第一透明电极的作用。作为一种具体的实施方式，所述第一绝缘层的成分为硅的氮化物(即，SiNx)。
本发明所提供的制造方法适于制造多种不同结构的阵列基板。例如，所述制造方法适于制造图3(e)中所示的HADS结构的阵列基板。具体地，具有HADS结构的阵列基板的初始基板包括第二透明电极900、位于该第二透明电极900和所述第一导电图形之间的第以绝缘层200，该第一绝缘层200位于所述第二透明电极500上方，所述第一导电图形包括公共电极线。电连接部100为公共电极线的一部分。相应地，第一透明电极500为公共电极，第二透明电极900为像素电极。
相应地，提供所述初始基板的步骤包括：
提供衬底基板；
在所述衬底基板上形成栅极图形层，所述栅极图形层包括所述第一导电图形；
在所述栅极图形层上形成第二绝缘层；
在所述第二绝缘层上形成包括有源层的图形；
在包括有源层的图形上形成包括第二透明电极的图形；
在所述第二透明电极图形上方形成源漏图形层，所述源漏图形层包括源极和漏极，所述第二透明电极与漏极的一部分接触；
在所述源漏图形层上形成所述第一绝缘层，以获得所述初始基板。
容易理解的是，所述栅极图形层还包括栅极、栅线等图形。
在这种实施方式中，所述第一透明电极为阵列基板的公共电极，所述第二透明电极为所述阵列基板的像素电极。
需要解释的是，阵列基板被划分为多个像素单元，每个像素单元内均设置有一个第二透明电极(即，像素电极)，每个像素单元内也都设置有与所述第二透明电极相连的薄膜晶体管，所述薄膜晶体管包括源极810、漏极820、有源层700和栅极110。
如图3(a)和图3(b)所示，在HADS结构的阵列基板中，所述初始过孔的倒角形成在第一绝缘层200的底部，即，位于第二绝缘层600的上方。
下面结合图3(a)至图3(e)介绍利用本发明所提供的制造方法制造HADS结构的阵列基板的方法。
在步骤S100中，提供初始基板，所述初始基板包括第一绝缘层；
在步骤S200中，在所述第一绝缘层上形成第一掩膜图形层；
在步骤S300中，如图3(a)所示，对设置有所述第一掩膜图形层(未示出)的第一绝缘层200进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔。从图3(a)和图3(b)中可以看出，在初始过孔位于第一绝缘层200底部的部分形成有倒角。
在步骤S400中，向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层200进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，如图3(c)所示，如图3(d)中所示，最终过孔的侧壁在第一绝缘层和第二绝缘层的交接处是连续的；
在步骤S500中，剥离所述第一掩膜图形层；
在步骤S600中，形成第二掩膜图形层；
在步骤S700中，向所述工艺腔内通入所述等离子体，在第二预 设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；
在步骤S800中，剥离所述第二掩膜图形层；
在步骤S900中，形成包括第一透明电极500的图形，如图3(e)所示。
本发明所提供的制造方法还可以用于制造图4(d)中所示的有机膜结构的阵列基板。具体地，所述第一导电图形包括源漏电极，所述电连接部为漏极的一部分。相应地，所述初始基板还包括位于所述第一导电图形上方的第二绝缘层600、设置在该第二绝缘层600上的第二透明电极900。第一绝缘层200位于第二透明电极900上方，第二绝缘层600上与电连接部100对应的位置设置有凹槽，所述凹槽贯穿第二绝缘层600。如图4(d)中所示，第一绝缘膜200的一部分位于所述凹槽中。在图4(d)中所提供的实施方式中，第二绝缘层600为由有机物制成的有机膜。在图4(d)中所示的实施方式中，第一透明电极500为像素电极，第二透明电极900为公共电极。
相应地，提供初始基板的步骤包括：
体统衬底基板；
在所述衬底基板上形成包括多个薄膜晶体管，所述薄膜晶体管包括栅极、栅绝缘层、有源层和源漏极；
形成所述第二绝缘层；
形成包括第二透明电极的图形；
形成所述凹槽；
形成所述第一绝缘层。
在这种实施方式中，所述第一透明电极为所述阵列基板的像素电极，所述第二透明电极为所述阵列基板的公共电极。
由于所述第二绝缘层为有机膜，因此，可以通过曝光显影的方式形成所述凹槽。
下面结合图4(a)至图4(d)介绍如何利用本发明所提供的制造方法制造阵列基板。
在步骤S100中，提供初始基板，如图4(a)所示，所述初始基板包括第一绝缘层200；
在步骤S200中，在所述第一绝缘层上形成第一掩膜图形层；
在步骤S300中，如图4(b)所示，对设置有所述第一掩膜图形层(未示出)的第一绝缘层200进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔。从图4(b)中可以看出，在初始过孔的底部形成有倒角。
在步骤S400中，向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔；
在步骤S500中，剥离所述第一掩膜图形层；
在步骤S600中，形成第二掩膜图形层；
在步骤S700中，向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；
在步骤S800中，剥离所述第二掩膜图形层；
在步骤S900中，形成包括第一透明电极500的图形，如图4(d)所示。
作为本发明的另一个方面，提供一种阵列基板，其中，所述阵列基板为本发明所提供的上述制造方法制得。
如上文中所述，在制造所述阵列基板时，形成了初始过孔后，对初始过孔进行等离子化处理，可以刻除初始过孔的侧壁上的倒角，使得形成的最终过孔的侧壁是连续的。在所述最终过孔中形成导电膜时，不会出现缺口、断裂等现象，因此，所述阵列基板具有较高的良率。
下面详细介绍利用本发明所提供的阵列基板的具体结构。
具体地，所述阵列基板包括第一导电图形、覆盖该第一导电图形的第一绝缘层和第一透明电极，所述第一导电图形包括至少一个电连接部，所述阵列基板包括位置与所述电连接部对应的最终过孔，所述最终过孔贯穿所述第一绝缘层，且所述最终过孔的一部分形成在所述电连接部上，所述第一透明电极的一部分位于所述最终通孔中，以与所述电连接部电连接。
所述阵列基板可以是图3(e)中所示的HADS结构的阵列基板， 也可以是图4(d)中所示的有机膜阵列基板。
作为本发明的还一个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种阵列基板的制造方法，其特征在于，所述制造方法包括：
提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；
在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；
对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；
向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；
剥离所述第一掩膜图形层，
所述制造方法还包括：
形成第二掩膜图形层，所述第二掩膜图形层包括分别位于各个所述最终过孔中的多个第二掩膜图形；
向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；
剥离所述第二掩膜图形层。
2.根据权利要求1所述的制造方法，其特征在于，向工艺腔内通入等离子体的步骤包括：
对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10-4Pa；
向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm，所述第一预设工艺参数包括：放电电压为40V至50V，加速电压为150V至250V，对所述第一绝缘层进行处理持续的时间为50s至70s。
3.根据权利要求1所述的制造方法，其特征在于，所述第二预设工艺参数与所述第一预设工艺参数相同。
4.根据权利要求1所述的制造方法，其特征在于，
形成所述第一掩膜图形层的步骤包括：
在所述第一绝缘层上涂敷第一光刻胶层；
利用掩膜板对所述第一光刻胶层进行曝光；
对曝光后的第一光刻胶层进行显影，以获得所述第一掩膜图形层；
形成所述第二掩膜图形层的步骤包括：
在形成有最终过孔的第一绝缘层上涂敷第二光刻胶层，所述第一光刻胶层与所述第二光刻胶层中的一者由正性光刻胶形成，所述第一光刻胶层和所述第二光刻胶层中的另一者由负性光刻胶形成；
利用所述掩膜板对所述第二光刻胶层进行曝光；
对曝光后的第二光刻胶层进行显影，以获得所述第二掩膜图形层。
5.根据权利要求1至4中任意一项所述的制造方法，其特征在于，所述制造方法还包括：
形成包括第一透明电极的图形，所述第一透明电极的部分材料位于最终过孔中，以与所述电连接部电连接。
6.根据权利要求5所述的制造方法，其特征在于，所述第一绝缘层包括从下至上依次设置的过渡层、主体层和顶层，所述过渡层、所述顶层、所述主体层的成分相同，且过渡层的密度小于所述主体层的密度。
7.根据权利要求6所述的制造方法，其特征在于，所述初始基板包括第二透明电极，所述第一绝缘层位于所述第二透明电极上方，所述第一导电图形包括公共电极线。
8.根据权利要求6所述的制造方法，其特征在于，所述第一导电图形包括源极和漏极，所述初始基板还包括位于所述第一导电图形上方的第二绝缘层、设置在所述第二绝缘层上的第二透明电极，所述第一绝缘层位于所述第二透明电极上方，所述第二绝缘层上与所述电连接部对应的位置设置有凹槽，所述凹槽贯穿所述第二绝缘层。
9.根据权利要求6所述的制造方法，其特征在于，所述第一绝缘层的成分为硅的氮化物。
10.一种阵列基板，其特征在于，所述阵列基板由权利要求1至9中任意一项所述的方法制得。
11.一种显示面板，所述显示面板包括阵列基板，其特征在于，所述阵列基板为权利要求10所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710001931.7A CN106653697B (zh) | 2017-01-03 | 2017-01-03 | 阵列基板及其制造方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710001931.7A CN106653697B (zh) | 2017-01-03 | 2017-01-03 | 阵列基板及其制造方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653697A CN106653697A (zh) | 2017-05-10 |
| CN106653697B true CN106653697B (zh) | 2019-11-05 |
Family
ID=58838296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710001931.7A Expired - Fee Related CN106653697B (zh) | 2017-01-03 | 2017-01-03 | 阵列基板及其制造方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653697B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507850B (zh) * | 2017-08-11 | 2020-02-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN108155196B (zh) * | 2017-12-28 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN108269759B (zh) * | 2018-02-26 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN111081630B (zh) * | 2018-10-19 | 2023-01-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115332272B (zh) * | 2022-10-14 | 2023-01-24 | 广州华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| CN1617326A (zh) * | 2003-09-09 | 2005-05-18 | 三星电子株式会社 | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 |
| CN105552091A (zh) * | 2016-03-09 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN105845623A (zh) * | 2016-04-19 | 2016-08-10 | 昆山龙腾光电有限公司 | Tft阵列基板上多次开接触孔的制作方法 |
-
2017
- 2017-01-03 CN CN201710001931.7A patent/CN106653697B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| CN1617326A (zh) * | 2003-09-09 | 2005-05-18 | 三星电子株式会社 | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 |
| CN105552091A (zh) * | 2016-03-09 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN105845623A (zh) * | 2016-04-19 | 2016-08-10 | 昆山龙腾光电有限公司 | Tft阵列基板上多次开接触孔的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653697A (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653697B (zh) | 阵列基板及其制造方法和显示面板 | |
| KR100702723B1 (ko) | 드라이 에칭 방법 | |
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| JP2006303063A (ja) | 半導体装置の製造方法 | |
| US10444582B1 (en) | Method for manufacturing array substrate | |
| JP4462775B2 (ja) | パターン形成方法及びそれを用いた液晶表示装置の製造方法 | |
| KR100592841B1 (ko) | 고유전율 막의 정확한 패터닝 | |
| KR20190116376A (ko) | 어레이 기판 및 그 제조방법 | |
| WO2013102370A1 (zh) | 阵列基板及其制造方法以及显示装置 | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| KR100324933B1 (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| JP2009267296A (ja) | 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ | |
| KR20090105436A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100516300B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| KR100814910B1 (ko) | 유기 박막 트랜지스터 및 그 제조 방법 | |
| TW201715731A (zh) | 薄膜電晶體及其製作方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| KR940005450B1 (ko) | 경사식각방법 | |
| KR20080084280A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| KR100587391B1 (ko) | 고전압 소자의 게이트 절연막 식각방법 | |
| KR100427718B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2014056993A (ja) | 半導体装置の製造方法 | |
| KR0140730B1 (ko) | 반도체 소자의 미세콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191105 Termination date: 20210103 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |