KR100814910B1 - 유기 박막 트랜지스터 및 그 제조 방법 - Google Patents
유기 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100814910B1 KR100814910B1 KR1020070050008A KR20070050008A KR100814910B1 KR 100814910 B1 KR100814910 B1 KR 100814910B1 KR 1020070050008 A KR1020070050008 A KR 1020070050008A KR 20070050008 A KR20070050008 A KR 20070050008A KR 100814910 B1 KR100814910 B1 KR 100814910B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- layer
- semiconductor layer
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000011368 organic material Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 134
- 239000010408 film Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 18
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 반도체를 이용한 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 본 유기 박막 트랜지스터의 제조방법은 기판 상부에 유기 절연막을 형성하는 단계; 상기 유기 절연막 상에 광감응 특성을 가지며 유기 물질로 이루어진 식각 희생막을 형성하는 단계; 상기 광감응 특성을 갖는 상기 식각 희생막을 패터닝한 후, 상기 식각 희생막이 형성된 상기 기판 전면에 반도체층을 형성하는 단계; 및 상기 반도체층을 식각하는 단계를 포함한다. 이에 따라, 유기물질로 이루어진 게이트 절연막의 식각 손상에 의한 특성 저하를 방지할 수 있어, 유기 트랜지스터의 성능을 향상시킬 수 있다.
유기물질, 광감응, 식각 희생막, 유기 트랜지스터
Description
도 1a는 종래 기술에 따른 유기 박막 트랜지스터의 일실시 예를 나타는 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ선에 따른 측단면도이다.
도 2a 및 도 2b는 유기 절연막과 유기 반도체를 게이트 절연막과 활성층으로 사용하는 종래 유기 박막 트랜지스터의 제조 공정을 설명하기 위한 개략적인 측단면도이다.
도 3a 내지 도 3d는 무기 절연막을 도입한 종래 박막 트랜지스터의 제조 공정을 나타내는 개략적인 측단면도이다.
도 4a 내지 도 4g는 본 발명에 따른 유기 박막 트랜지스터의 제조 공정을 나타내는 측단면도이다.
** 도면의 주요 부분에 대한 설명 **
41: 기판 42: 유기 절연막
43: 식각 희생막 44: 마스크 패턴
45: 광 46: 반도체층
47: 포토레지스트
본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 유기 반도체층, 유기 절연막, 유기 절연막의 식각 손상을 방지하기 위해 유기 절연막 상에 형성된 식각 희생층을 포함하는 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
유기물질로 이루어진 유기 박막 트랜지스터는, 여러 가지 기판(유리기판, 플라스틱 기판, 금속 박막 등) 상에 구현이 가능하며, 제조 원가가 적게 든다는 장점 때문에 다양한 연구가 진행되고 있다.
이하, 도면을 참조하여 종래 기술에 따른 다양한 유기 박막 트랜지스터의 구조 및 제조 공정을 설명한다.
일반적으로, 박막 트랜지스터는, 게이트 전극이 반도체층 하부에 형성되는 버텀 게이트형 박막 트랜지스터와, 게이트 전극이 반도체층 상부에 형성되는 탑 게이트형 박막트랜지스터로 구분할 수 있다.
도 1a는 종래 기술에 따른 유기 박막 트랜지스터의 일 실시 예를 나타는 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ선에 따른 부분 확대 측단면도이다.
도 1a 및 도 1b를 참조하면, 도 1a 및 도 1b에 개시된 유기 박막 트랜지스터는 기판(10) 상에 형성된 게이트 전극(11)과, 게이트 전극(11) 상에 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상에 형성된 반도체층(13)과, 반도체층(13) 상에 형성된 소스 및 드레인 전극(14)을 포함하는 버텀 게이트형 박막트랜지스터이다. 일반적으로 유기 박막 트랜지스터의 경우에는 대부분의 모든 구성 요소들을 유기 물질로 형성하며, 특히, 게이트 전극 상부 또는 반도체층 하부에 형성되는 절연막을 유기 물질로 형성하면 소자 특성을 더 향상시킬 수 있다.
그러나, 도 1a 및 도 1b에 개시된 바에 따르면, 반도체층(13)을 패터닝하기 위해서는 식각공정을 수행해야 하는데, 이때 반도체층(13)이 게이트 절연막(12)과 접촉되어 있기 때문에, 반도체층(13) 하부에 형성되어 있는 게이트 절연막(12)이 식각 공정시 손상을 입을 수 있다.
도 2a 및 도 2b는 유기 절연막과 유기 반도체를 게이트 절연막과 활성층으로 사용하는 종래 유기 박막 트랜지스터의 제조 공정을 설명하기 위한 개략적인 측단면도이다. 도 2a를 참조하면, 유기 박막 트랜지스터를 제조하기 위해서는 기판(21)을 준비하고, 기판(21)상에 게이트 전극(22), 게이트 절연막(23) 및 반도체층(24)을 순차적으로 적층한다. 반도체층(24)을 적층한 다음, 반도체층(24) 상에는 포토레지스터(25)를 증착하고, 포토레지스터(25)를 이용하여 반도체층(24)을 식각한다.
반도체층(24)을 식각하는 경우, 도 2b에 개시된 바와 같이, 반도체층(24) 하부에 형성된 유기 물질로 형성된 게이트 절연막(23)이 부분적으로 손상을 입는다. 특히 게이트 절연막(23)과 반도체층(24)이 모두 유기물질로 이루어진 유기 물질층이기 때문에, 건식 식각을 실시하게 되면 두 층 사이의 선택비를 만들어 낼 수 없어 게이트 절연막(23)의 손상이 야기된다. 또한, 습식 식각을 실시하게 되면, 두 층이 서로 다른 선택비를 가지고 식각을 진행할 수 있지만, 이 경우에는 식각 용액에 게이트 절연막이 노출되기 때문에 그 영향을 피할 수 없다.
전술한 문제점들을 극복하기 위하여, 유기 물질로 형성된 게이트 절연막 상에 무기 절연막을 도입하는 방법이 제안되고 있다. 도 3a 내지 도 3d는 무기 절연막을 도입한 종래 박막 트랜지스터의 제조 공정을 나타내는 개략적인 측단면도이다.
도 3a 내지 도 3d를 참조하면, 무기 절연막을 도입한 박막 트랜지스터를 제조하기 위해서는, 우선, 기판(31) 상에 게이트 절연막(32)을 형성하고, 게이트 절연막(32) 상에 게이트 절연막과 다른 식각 선택비를 갖는 무기 절연막(33)을 형성한다. 무기 절연막(33)이 형성된 다음에는 무기 절연막(33) 상에 포토레지스터(34)를 형성하고, 포토레지스터(34)를 이용하여 무기 절연막(33)을 패터닝한다. 무기 절연막(33)이 패터닝된 다음, 포토레지스터(34)를 제거하고 무기 절연막(33) 상에는 반도체층(35)을 형성된다. 반도체층(35)이 형성된 다음 포토레지스트 패턴(36)을 이용하여 반도체층(35)을 패터닝한다. 반도체층(35)을 패터닝할 때, 무기 절연막(33)에 의해 게이트 절연막(32)은 전혀 손상을 입지 않는다. 상기 도 3a 내지 도 3d에는 게이트 전극이 생략되어 있지 않지만, 이는 설명의 편의를 위한 것으로 버텀 게이트형 박막 트랜지스터인 경우에는 반도체층 하부에 게이트 전극을 형성하고, 탑 게이트형 박막트랜지스터인 경우에는 반도체층이 형성된 다음 게이트 전극을 형성한다.
그러나, 전술한 바와 같이, 무기 절연막을 도입한 박막 트랜지스터를 제조하기 위하여 무기 절연막을 유기 절연막 상에 형성하는 경우에는, 무기 절연막 형성, 포토레지스터 형성, 무기 절연막 식각 및 포토레지스터의 제거 등 다수의 공정이 더 추가되어야 하기 때문에 공정 수가 증가되어 제조가 번거로우며, 유기 절연막 상에 무기 절연막이 존재하는 경우 전체적으로 플렉시블 강도를 저하시킬 수 있을 뿐만 아니라 크랙을 유발할 수 있다는 단점을 갖고 있다.
본 발명은 전술한 문제점들을 모두 해결하기 위해 고안된 발명으로, 본 발명의 목적은 제조 공정이 용이하고, 유기물질로 이루어진 절연막의 손상을 방지할 수 있는 유기 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 유기 박막 트랜지스터의 제조방법은 기판 상부에 유기 물질로 형성된 유기 절연막을 형성하는 단계; 상기 유기 절연막 상에 광감응 특성을 갖으며 유기 물질로 이루어진 식각 희생막을 형성하는 단계; 상기 광감응 특성을 갖는 상기 식각 희생막을 패터닝한 후, 상기 식각 희생막이 형성된 상기 기판 전면에 반도체층을 형성하는 단계; 및 상기 반도체층을 식각하는 단계를 포함한다.
바람직하게, 유기 트랜지스터의 제조방법은 상기 기판 상에 상기 유기 절연막을 형성하기 전에 게이트 전극을 형성하는 단계; 및 상기 반도체층을 식각한 다음, 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함한다.
또한, 본 유기 트랜지스터의 제조방법은 상기 반도체층이 식각된 다음, 상기 반도체 층상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극 상에 층간 절연막을 형성하고 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함한다.
바람직하게, 상기 식각 희생막은 상기 유기 절연막의 증착 두께보다 두껍게 형성한다. 상기 식각 희생막의 두께 범위는 상기 유기 절연막 두께의 120% ~ 200%이다. 상기 식각 희생막은 평탄화 특성을 더 포함한다.
본 발명의 다른 일 측면에 따르면, 본 유기 박막트랜지스터는 기판 상부에 형성된 유기 절연막; 광감응 특성을 가지며 유기 물질로 형성되며, 상기 유기 절연막 상에 형성되는 식각 희생막; 및 상기 식각 희생막이 형성된 상기 기판 전면에 형성된 반도체층을 포함한다.
바람직하게, 상기 식각 희생막은 상기 유기 절연막 두께의 120 ~ 200% 두께로 형성된다. 상기 유기 절연막 하부 또는 상기 반도체층 상부에 형성되는 게이트 전극; 및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 유기 트랜지스터의 제조 공정을 설명한다.
일반적으로 박막트랜지스터는 게이트 전극이 반도체층 하부에 형성된 버텀게이트형 박막트랜지스터와, 게이트 전극이 반도체층 상부에 형성된 탑 게이트형 박막 트랜지스터로 구분할 수 있으며, 본 실시 예 도면에서는 설명의 편의상 게이트 전극을 생략하고 개시한다.
도 4a 내지 도 4g는 본 발명에 따른 유기 박막 트랜지스터의 제조 공정을 나타내는 측단면도이다.
도 4a를 참조하면, 본 발명에 따른 유기 박막 트랜지스터를 제조하기 위해서는, 우선, 기판(41)을 준비하고, 기판(41) 상에 유기 절연막(42)을 형성한다. 유기 절연막(42) 상에는 광감응 특성을 가지며 유기 물질로 이루어진 식각 희생막(43)이 형성된다. 식각 희생막(43)은 유기 절연막(42)의 두께 보다 두껍게 형성하는 것이 바람직한데, 이는 식각 희생막(43)을 식각할 때 과도 식각으로 인한 유기 절연막(42)이 손상되는 것을 방지하기 위한 것이다. 식각 희생막은 유기절연막의 식각률에 따라 그 두께를 다르게 형성하는 것이 바람직하며, 유기 절연막 두께의 120% ~ 200%두께가 되도록 증착한다.
도 4b를 참조하면, 식각 희생막(43)이 형성된 기판(41) 상부에는 식각 희생막(43)을 패터닝하기 위한 마스크 패턴(44)이 형성된다. 마스크 패턴(44)이 형성된 다음에는 빛(45)을 조사하는 노광 공정을 수행하여 광감응 특성을 갖는 식각 희 생막(43)을 노광한다. 도 4c를 참조하면, 마스크 패턴(44)을 이용하여 식각 희생막(43)을 노광하면, 수행된 노광 공정에 의해 광감응 특성을 갖는 유기 물질로 형성된 식각 희생막(43)이 패터닝된다. 이에 의해 유기 박막트랜지스터의 채널 영역이 형성된다.
도 4d 및 도 4e를 참조하면, 패터닝된 식각 희생막(43)과 노출된 유기 절연막(42) 상에는 유기 물질의 반도체층(46)이 형성된다. 반도체층(46)이 형성된 다음에는, 반도체층(46) 상에 반도체층(46)을 패터닝하기 위한 포토 레지스터(47)를 형성한다. 그 다음, 포토 레지스터(47)를 마스크로 이용하여 반도체층(46)을 식각한다.
도 4f를 참조하면, 식각 희생막(43)은 유기 물질로 형성하기 때문에 반도체층(46)이 식각될 때, 식각에 노출될 수 있다. 특히, 식각 특성 상 과도 식각이 일어나는 경우에는 반도체층(46)이 식각된 다음에 식각 희생막(43)의 일부가 식각될 수 있다. 그러나, 식각 희생막(43)의 두께가 과도 식각에 견딜 수 있을 만큼 충분히 두껍게 증착되기 때문에, 식각 희생막(43) 하부에 형성된 유기 절연막(42)에는 전혀 손상을 가하지 않는다. 도 4g를 참조하면, 반도체층(46)의 식각이 완료된 다음에는 포토레지스터(47)를 제거한다.
도면에서는 개시되어 있지 않지만, 전술한 공정을 통해 반도체층이 형성된 다음에는, 반도체층과 접촉하는 소스 및 드레인 전극을 형성한다.
구체적으로, 박막 트랜지스터가 버텀 게이트형 박막 트랜지스터인 경우에는, 기판 상에 게이트 전극을 형성하고, 게이트 전극 상에 유기 절연막과 식각 희생막을 형성한 다음, 식각 희생막 상에 반도체층을 형성하고, 반도체층이 형성된 다음 반도체층 상에 절연막과 소스 및 드레인 전극을 형성한다. 한편, 탑 게이트형 박막 트랜지스터인 경우에는 기판 상에 유기 절연막과 식각 희생막을 형성한 다음, 반도체층을 형성하고, 반도체층이 식각된 다음, 식각된 반도체층 상에 다수의 절연막과 게이트 전극, 소스 및 드레인 전극을 형성한다.
이상, 바람직한 실시 예에 따라 본 발명을 상세하게 기술하였으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니므로 본 발명은 상기 실시 예에 한정되지 않는다. 또한, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자라면 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명에서는 광감응 특성을 갖는 유기 물질로 이루어진 식각 희생막을 형성함으로써, 유기 트랜지스터 제조 공정에서 유기 반도체층을 패터닝할 때 유기 절연막에 발생하는 식각 손상을 방지할 수 있다.
전술한 같이, 유기 식각 희생막을 이용하여, 유기 절연막의 식각 손상을 방지할 수 있기 때문에, 공정의 안정성을 확보할 수 있을 뿐 아니라 유기 박막 트랜지스터의 성능을 개선시킬 수 있다.
Claims (9)
- 기판 상부에 유기 절연막을 형성하는 단계;상기 유기 절연막 상에 광감응 특성을 가지며 유기 물질로 형성된 식각 희생막을 증착하는 단계;상기 증착된 식각 희생막을 패터닝한 후, 상기 식각 희생막이 형성된 상기 기판 전면에 반도체층을 형성하는 단계; 및상기 반도체층을 식각하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 유기 절연막을 형성하기 전에 상기 기판 상에 게이트 전극을 형성하는 단계; 및상기 반도체층을 식각한 다음, 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 반도체층이 식각된 다음, 상기 반도체 층상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계; 및상기 게이트 전극 상에 층간 절연막을 형성하고 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 식각 희생막은 상기 유기 절연막의 증착 두께보다 두껍게 형성하는 유기 박막 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 식각 희생막은 유기 절연막 두께의 120% ~ 200% 두께로 형성되는 유기 박막 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 식각 희생막은 평탄화 특성을 더 포함하는 유기 박막 트랜지스터의 제조 방법.
- 기판 상부에 형성된 유기 절연막;광감응 특성을 가지며 유기 물질로 형성되며, 상기 유기 절연막 상에 형성되는 식각 희생막; 및상기 식각 희생막이 형성된 상기 기판 전면에 형성된 반도체층을 포함하는 유기 박막 트랜지스터.
- 제7항에 있어서,상기 식각 희생막의 두께는 상기 유기 절연막 두께의 120 ~ 200%인 유기 박막 트랜지스터.
- 제7항에 있어서,상기 유기 절연막 하부 또는 상기 반도체층 상부에 형성되는 게이트 전극;및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 유기 박막 트랜지스터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060122735 | 2006-12-06 | ||
| KR20060122735 | 2006-12-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100814910B1 true KR100814910B1 (ko) | 2008-03-19 |
Family
ID=39411012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070050008A KR100814910B1 (ko) | 2006-12-06 | 2007-05-23 | 유기 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100814910B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060039632A (ko) * | 2004-11-03 | 2006-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
| KR20060055062A (ko) * | 2004-11-17 | 2006-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100781953B1 (ko) * | 2006-12-29 | 2007-12-06 | 전자부품연구원 | 유기 박막 트랜지스터 및 그 제조방법 |
-
2007
- 2007-05-23 KR KR1020070050008A patent/KR100814910B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060039632A (ko) * | 2004-11-03 | 2006-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 |
| KR20060055062A (ko) * | 2004-11-17 | 2006-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100781953B1 (ko) * | 2006-12-29 | 2007-12-06 | 전자부품연구원 | 유기 박막 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| KR101299389B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| JP2010204656A5 (ko) | ||
| JP2008177606A5 (ko) | ||
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| WO2020024345A1 (zh) | Tft 阵列基板的制造方法及 tft 阵列基板 | |
| WO2018006446A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN109659312A (zh) | 一种阵列基板及其制备方法 | |
| WO2015113368A1 (zh) | 薄膜晶体管的制作方法及薄膜晶体管 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| US7550362B2 (en) | Method for manufacturing semiconductor device | |
| KR100814910B1 (ko) | 유기 박막 트랜지스터 및 그 제조 방법 | |
| JP6555843B2 (ja) | アレイ基板及びその製造方法 | |
| KR100856544B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| KR102228288B1 (ko) | 탑 게이트 박막 트랜지스터의 제조 방법 | |
| TWI303886B (en) | Thin film transistor and method for formingthereof | |
| KR100864209B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| TW201631749A (zh) | 薄膜電晶體基板及其顯示面板 | |
| KR100832015B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| CN112310120B (zh) | 显示面板及显示面板的制备方法 | |
| KR101291896B1 (ko) | 표시장치용 박막트랜지스터 제조방법 | |
| CN106449519A (zh) | 一种薄膜晶体管及制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |