JP2014056993A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】アッシング残渣の発生を抑制する。
【解決手段】基板ＳＢ１上に設けられた絶縁膜ＩＦ１上にフォトレジストＰＲ１を形成する工程と、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングするとともに、フォトレジストＰＲ１表面上にフルオロカーボン層ＦＣ１が形成される工程と、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１に対してアッシング処理を行うことにより、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１を形成する工程と、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を、ウェット剥離法により除去する工程と、を備える。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、例えば、アッシング処理工程を有する半導体装置の製造方法に適用可能な技術である。

半導体装置の製造方法においては、エッチング工程等においてマスクとして用いられるフォトレジストを除去するため、アッシング処理工程を含む場合がある。アッシング処理に関する技術としては、例えば特許文献１−５に記載のものが挙げられる。

特許文献１には、酸素ガス、水素ガスおよび非堆積性のフッ素系ガス以上のガスを必須構成成分として含む混合ガスをプラズマ化するプラズマアッシング工程において、アッシング温度を１００℃以上１５０℃以下に制御することが記載されている。また、特許文献２に記載の技術は、ドライエッチング工程後のアッシング工程において、温度を１００℃以下に制御しながら酸素ガスを用いたアッシングを行うことというものである。

特許文献３に記載の技術は、レジスト膜を除去するアッシングに先立って、前処理アッシングを行うというものである。特許文献４に記載の技術は、灰化処理を施してレジストマスクを除去した後に、レジストマスクの残渣等をホスホン酸と水溶性有機溶媒とを含有するレジスト用剥離剤組成物を用いて剥離、除去するというものである。特許文献５に記載の技術は、フルオロクロロ炭化水素系ガスを添加した酸素ガスのプラズマにより第１ステップのアッシングを行った後、酸素ガスのプラズマにより第２ステップのアッシングを行うというものである。

特開２０００−１２５２１号公報 特開平１０−５０６７６号公報 特開２００８−２３５６６０号公報 特開２００９−３１７９１号公報 特開２００５−１５９０６３号公報

上述のように、絶縁膜に対するドライエッチングは、例えばフォトレジストをマスクとして行われる。また、このフォトレジストは、例えばアッシング処理により除去される。しかしながら、フォトレジストをマスクとして絶縁膜に対しドライエッチングする際に、フォトレジスト表面上にフルオロカーボン層が堆積されることがある。
本発明者が検討した結果、フォトレジストを除去するためのアッシング処理によって、このフルオロカーボン層が変質硬化し、変質層が発生するおそれがあることが知見された。フルオロカーボン層が変質硬化してなる変質層は、その後のウェット剥離によって除去することが困難であり、残渣の発生の要因となる。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、アッシング処理を行うことによってフルオロカーボン層に複数の孔を形成した後、フォトレジストおよびフルオロカーボン層をウェット剥離法により除去する、半導体装置の製造方法が提供される。

前記一実施の形態によれば、アッシング残渣の発生を抑制することができる。

本実施形態に係る半導体装置の製造方法を示す断面図である。 本実施形態に係る半導体装置の製造方法を示す断面図である。 本実施形態に係る半導体装置を示す断面図である。 本実施形態におけるアッシング処理工程を説明するための断面像である。 本実施形態におけるアッシング処理工程を説明するための断面像である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１および図２は、本実施形態に係る半導体装置ＳＭ１の製造方法を示す断面図である。なお、図１および図２は半導体装置ＳＭ１の製造方法を示す模式図であり、本実施形態に係る半導体装置ＳＭ１の製造方法は図１および図２に示すものに限られない。
図１および図２に示すように、本実施形態に係る半導体装置ＳＭ１の製造方法は、基板ＳＢ１上に設けられた絶縁膜ＩＦ１上にフォトレジストＰＲ１を形成する工程と、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングするとともに、フォトレジストＰＲ１表面上にフルオロカーボン層が形成される工程と、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１に対してアッシング処理を行うことにより、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１を形成する工程と、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を、ウェット剥離法により除去する工程と、を備える。
なお、本明細書において、基板ＳＢ１上に絶縁膜ＩＦ１が設けられるとは、他の層を介して基板ＳＢ１の上方に絶縁膜ＩＦ１が設けられる場合を含む。

図３は、本実施形態に係る半導体装置ＳＭ１を示す断面図であり、図１および図２に示す製造方法により製造される半導体装置ＳＭ１の構成を示している。
図３に示すように、本実施形態において、絶縁膜ＩＦ１には、例えばコンタクトプラグＣＰ１が埋め込まれている。コンタクトプラグＣＰ１は、例えば絶縁膜ＩＦ１上およびコンタクトプラグＣＰ１上に設けられた配線ＩＣ１に接続されている。
また、基板ＳＢ１には、例えばトランジスタＴＲ１が形成されている。トランジスタＴＲ１は、基板ＳＢ１上に設けられたゲート絶縁膜ＧＩ１と、ゲート絶縁膜ＧＩ１上に設けられたゲート電極ＧＥ１とを有する。また、基板ＳＢ１には、ゲート電極ＧＥ１の両側に位置するソース・ドレイン領域ＳＤ１が設けられている。コンタクトプラグＣＰ１は、例えばソース・ドレイン領域ＳＤ１と接続する。
また、基板ＳＢ１上には、エッチングストッパ膜ＥＳ１が設けられている。エッチングストッパ膜ＥＳ１は、例えばゲート電極ＧＥ１を覆うように設けられる。本実施形態において、絶縁膜ＩＦ１は、例えばエッチングストッパ膜ＥＳ１上に形成される。

図３に示すように、絶縁膜ＩＦ１上には、例えば絶縁膜ＩＦ２が形成されている。コンタクトプラグＣＰ１と接続する配線ＩＣ１は、例えば絶縁膜ＩＦ２中に形成される。
また、絶縁膜ＩＦ２上には、例えば絶縁膜ＩＦ３が形成されている。絶縁膜ＩＦ３中には、配線ＩＣ１に接続するビアプラグＶＰ１、およびビアプラグＶＰ１上に設けられたＩＣ２が埋め込まれている。ビアプラグＶＰ１および配線ＩＣ２は、例えばデュアルダマシン法により形成される。なお、ビアプラグＶＰ１および配線ＩＣ２を含む配線層は、例えば他の配線層を介して絶縁膜ＩＦ２上に形成されていてもよい。
なお、図３は半導体装置ＳＭ１の一例を示すものである。このため、本実施形態に係る半導体装置ＳＭ１の構成は、図３に示すものに限られない。

以下に、本実施形態に係る半導体装置ＳＭ１の製造方法について詳細に説明する。
まず、図１（ａ）に示すように、基板ＳＢ１上にエッチングストッパ膜ＥＳ１を形成する。基板ＳＢ１は、例えばシリコン基板等である。また、エッチングストッパ膜ＥＳ１は絶縁膜ＩＦ１をドライエッチングする際のエッチングストッパとして機能するものである。エッチングストッパ膜ＥＳ１は、例えばシリコン窒化膜等により構成される。

次に、図１（ａ）に示すように、エッチングストッパ膜ＥＳ１上に絶縁膜ＩＦ１を形成する。これにより、基板ＳＢ１上に、エッチングストッパ膜ＥＳ１を介して、絶縁膜ＩＦ１が形成されることとなる。絶縁膜ＩＦ１は、例えばシリコン酸化膜等により構成される。なお、絶縁膜ＩＦ１は、例えば低誘電率膜であってもよい。
次に、図１（ａ）に示すように、絶縁膜ＩＦ１上にフォトレジストＰＲ１を形成する。フォトレジストＰＲ１を構成する材料としては、例えばドライエッチング工程においてマスクとして用いられるフォトレジストの材料として通常使用されるものを使用することができる。

次に、図１（ｂ）に示すように、フォトレジストＰＲ１に開口部ＯＰ１を形成する。開口部ＯＰ１は、フォトレジストＰＲ１に対して露光、および現像を行うことにより形成される。なお、後述する開口部ＯＰ２が複数設けられる場合、複数の開口部ＯＰ２が設けられる位置に対応して複数の開口部ＯＰ１が形成されることとなる。

次に、図１（ｃ）に示すように、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングする。このとき、フォトレジストＰＲ１表面上には、フルオロカーボン層ＦＣ１が形成される。
図１（ｃ）に示すように、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングすることにより、絶縁膜ＩＦ１中に開口部ＯＰ２が形成される。開口部ＯＰ２は、絶縁膜ＩＦ１中に複数形成されていてもよい。本実施形態において、開口部ＯＰ２は、例えば基板ＳＢ１と配線ＩＣ１とを接続するコンタクトプラグＣＰ１を埋め込むためのコンタクトホールを構成する。この場合、開口部ＯＰ２は、例えば基板ＳＢ１に形成されたソース・ドレイン領域と平面視で重なるように設けられる（図示せず）。

本実施形態における当該ドライエッチングにおいて、エッチングガスとしては、例えばＣＦ_４またはＣＨＦ_３等が用いられる。本実施形態では、例えばこれらのエッチングガスを用いたプラズマエッチング処理が行われる。
なお、本実施形態において、絶縁膜ＩＦ１下にはエッチングストッパ膜ＥＳ１が位置する。このため、絶縁膜ＩＦ１に開口部ＯＰ２を形成するドライエッチングは、エッチングストッパ膜ＥＳ１において止められることとなる。このとき、開口部ＯＰ２の底部には、エッチングストッパ膜ＥＳ１が露出する。

また、本実施形態では、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングする。この際に、フォトレジストＰＲ１表面上にフルオロカーボン層ＦＣ１が形成される。フルオロカーボン層ＦＣ１は、ドライエッチングにより形成されたフルオロカーボン系の反応生成物により構成される層である。このため、フルオロカーボン層ＦＣ１は、例えばフッ素および炭素を含む。

図１（ｃ）に示すように、フルオロカーボン層ＦＣ１は、例えば絶縁膜ＩＦ１に形成された開口部ＯＰ２の側壁にも形成される。このため、フルオロカーボン層ＦＣ１は、例えばフォトレジストＰＲ１の上面、フォトレジストＰＲ１に設けられた開口部ＯＰ１の側壁、および絶縁膜ＩＦ１に設けられた開口部ＯＰ２の側壁上に、連続して形成される。

次に、図２（ａ）に示すように、フォトレジストＰＲ１に対してアッシング処理を行う。本実施形態におけるアッシング処理は、例えば酸素ガスを用いたプラズマアッシング処理等である。本実施形態においては、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１に対してアッシング処理が行われることとなる。
また、本実施形態におけるアッシング処理は、フォトレジストＰＲ１を完全にアッシングせず、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成される状態で止めるようにする。これにより、フルオロカーボン層ＦＣ１には、複数の孔ＨＬ１が形成される。
本実施形態によれば、このようにフルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されることで、後述するウェット剥離法に用いられる薬液がフォトレジストＰＲ１内へ浸透しやすくなる。これにより、ウェット剥離工程において、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を除去することが容易となる。従って、アッシング残渣の発生が抑制される。

複数の孔ＨＬ１は、例えばアッシング処理の条件を適切に制御することにより形成される。また、複数の孔ＨＬ１は、例えばフルオロカーボン層ＦＣ１のうちフォトレジストＰＲ１の上面上に設けられた部分に形成される。なお、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が設けられることにより、フルオロカーボン層ＦＣ１は、例えば網目状の平面形状を有することとなる。

本実施形態における、アッシング処理は、例えば基板ＳＢ１の温度が１１０℃以上１５０℃以下であって、かつ５秒以上１５秒以下である条件下にて行われる。複数の孔ＨＬ１は、例えばこのような条件下においてフルオロカーボン層ＦＣ１をアッシング処理することにより形成される。本実施形態におけるアッシング処理は、このように低温、短時間の条件下にて行われることが好ましい。
なお、基板ＳＢ１の温度は、例えば熱電対等を使用して測定される。また、アッシング処理中における基板ＳＢ１の温度は、例えば基板ＳＢ１が載置されるステージの温度を制御することにより、制御することができる。

アッシング処理時における基板ＳＢ１の温度を１１０℃以上とすることにより、アッシング処理における処理効率を確保することができる。このため、短時間のアッシング処理であっても、複数の孔ＨＬ１を形成することが可能となる。また、アッシング処理時における基板ＳＢ１の温度を１５０℃以下とすることにより、フルオロカーボン層ＦＣ１が後述するウェット剥離工程では除去しきれない程に変質硬化されてしまうことを抑制できる。
アッシング処理時間を５秒以上とすることにより、複数の孔ＨＬ１を確実に形成することが可能となる。また、アッシング処理時間を１５秒以下とすることにより、フルオロカーボン層ＦＣ１が後述するウェット剥離工程では除去しきれない程に変質硬化されてしまうことを抑制できる。
従って、上述した温度および時間の条件下にてアッシング処理を行うことにより、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１を確実に形成することが可能となる。また、フルオロカーボン層ＦＣ１が、当該アッシング処理によって、後述するウェット剥離工程では除去しきれない程に変質硬化してしまうことを抑制することができる。

また、図２（ａ）に示すように、当該アッシング処理により複数の孔ＨＬ１を形成する際に、例えばフォトレジストＰＲ１のうちフルオロカーボン層ＦＣ１との界面の一部は空洞化する。これにより、フォトレジストＰＲ１には、複数の空洞ＶＯ１が形成される。
ここで、フォトレジストＰＲ１のうちフルオロカーボン層ＦＣ１との界面とは、フルオロカーボン層ＦＣ１との界面および界面直下に位置する領域を含む。すなわち、フルオロカーボン層ＦＣ１のうちフォトレジストＰＲ１との界面とは、フォトレジストＰＲ１の上端部分を指す。
このように、フォトレジストＰＲ１のうちフルオロカーボン層ＦＣ１の界面の一部が空洞化することで、後述するウェット剥離法に用いられる薬液がフォトレジストＰＲ１内へ浸透しやすくなる。これにより、ウェット剥離工程において、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を除去することが容易となる。従って、アッシング残渣の発生が抑制される。

また、本実施形態における当該アッシング処理は、例えばアッシング処理対象に対してイオン衝撃が加わるように行われる。ここで、アッシング処理対象とは、フルオロカーボン層ＦＣ１およびフォトレジストＰＲ１を指す。
フルオロカーボン層ＦＣ１に対してイオン衝撃が与えられることで、フルオロカーボン層ＦＣ１がスパッタリングされる。これにより、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されやすくなる。
また、フォトレジストＰＲ１に対してイオン衝撃が与えられることで、フォトレジストＰＲ１がスパッタリングされる。これにより、フォトレジストＰＲ１に空洞ＶＯ１が形成されやすくなる。

アッシング処理対象に対してイオン衝撃を加えるアッシング処理においては、例えば誘導結合型方式（ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ））のプラズマ源等を用いたアッシング装置が用いられる。このようなアッシング装置を使用することで、イオンの衝撃効果（イオンエネルギー）により、フルオロカーボン層ＦＣ１を十分にスパッタリングすることができる。

次に、図２（ｂ）に示すように、ウェット剥離法によりフォトレジストＰＲ１を除去する。このとき、フォトレジストＰＲ１とともにフルオロカーボン層ＦＣ１が除去される。
本実施形態におけるウェット剥離は、例えば薬液中にフォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を浸漬させることにより行われる。すなわち、本実施形態では、薬液中にフォトレジストＰＲ１およびフルオロカーボン層ＦＣ１が設けられた基板ＳＢ１を浸漬することとなる。なお、本実施形態におけるウェット剥離において用いられる薬液としては、例えばフォトレジストを除去するためのウェット剥離において通常用いられるものを使用することができる。

本実施形態においては、フォトレジストＰＲ１表面上に位置するフルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されている。このため、フォトレジストＰＲ１内にウェット剥離に用いられる薬液が容易に浸透する。これにより、フォトレジストＰＲ１を除去する際のリフトオフ効果が促進され、フルオロカーボン層ＦＣ１を除去することが容易となる。
また、本実施形態では、アッシング処理は低温かつ短時間の条件下で行われる。これにより、フルオロカーボン層ＦＣ１が、アッシング処理によって、ウェット剥離工程では除去しきれない程に変質硬化してしまうことを抑制することができる。従って、ウェット剥離工程によってフルオロカーボン層ＦＣ１を除去することが容易となる。
このように、本実施形態によれば、アッシング残渣の発生が抑制される。

また、本実施形態においては、フォトレジストＰＲ１に空洞ＶＯ１が形成されている。このため、ウェット剥離に用いられる薬液がフォトレジストＰＲ１の内部まで容易に浸透する。これにより、フォトレジストＰＲ１を除去する際のリフトオフ効果が促進され、フルオロカーボン層ＦＣ１を除去することが容易となる。

次に、絶縁膜ＩＦ１をマスクとしてエッチングストッパ膜ＥＳ１をエッチングすることにより、エッチングストッパ膜ＥＳ１に開口部を形成する。これにより、例えば開口部ＯＰ２、およびエッチングストッパ膜ＥＳ１に形成された開口部により構成されるコンタクトホールが形成される。
次に、当該コンタクトホール内に、例えばコンタクトプラグＣＰ１を埋め込む。コンタクトプラグＣＰ１は、例えばＷ等により構成される。次いで、絶縁膜ＩＦ１上に、例えば配線ＩＣ１を含む多層配線層が形成される。配線ＩＣ１は、例えばＣｕ等により構成される。
このようにして、本実施形態に係る半導体装置ＳＭ１が形成される。

なお、図１および図２では、絶縁膜ＩＦ１に形成される開口部ＯＰ２がコンタクトホールである実施形態を示した。しかしながら、本実施形態のアッシング処理工程は、例えばビアプラグＶＰ１を埋め込むためのビアホールを絶縁膜ＩＦ３に形成する際のドライエッチング後におけるアッシング処理工程にも適用することが可能である。
また、本実施形態のアッシング処理工程は、例えば配線ＩＣ１または配線ＩＣ２を埋め込むための配線溝を絶縁膜ＩＦ２または絶縁膜ＩＦ３に形成する際のドライエッチング後におけるアッシング処理工程にも適用することが可能である。

次に、本実施形態の効果を説明する。
本発明者は、アッシング処理条件を適切に制御した場合にフルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されることを知見し、本実施形態に係る半導体装置ＳＭ１の製造方法に至った。本実施形態に係るアッシング処理によりフルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されることは、以下に説明する図４および図５にて示される。

図４および図５は、本実施形態におけるアッシング処理工程を説明するための断面像である。なお、これらの断面像は、走査型電子顕微鏡により観察したものである。
図４（ａ）は、絶縁膜ＩＦ１上にフォトレジストＰＲ１が形成されている断面構造を示している。また、図４（ｂ）は、フォトレジストＰＲ１をマスクとして絶縁膜ＩＦ１をドライエッチングした後における断面構造を示している。図４（ｂ）に示すように、ドライエッチング後においては、フォトレジストＰＲ１表面上にフルオロカーボン層ＦＣ１が形成されていることがわかる。

図４（ｃ）および図５は、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１に対しアッシング処理を施した際の断面像を示している。ここで、図４（ｃ）、図５（ａ）、図５（ｂ）、図５（ｃ）は、それぞれアッシング処理を開始してから５秒経過後、１６秒経過後、２０秒経過後、１８０秒経過後における断面像を示す。なお、図４（ｃ）および図５に示すアッシング処理は、１４０℃の条件下にて行われたものである。
図４（ｃ）に示すように、アッシング処理を開始してから５秒経過後では、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されている。このように、短時間のアッシング処理を施した場合には、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されることが分かる。また、この場合において、フォトレジストＰＲ１のうちフルオロカーボン層ＦＣ１との界面に空洞ＶＯ１が形成されていることが分かる。

一方で、図５（ａ）に示すように、アッシング処理を開始してから１６秒経過後では、絶縁膜ＩＦ１上に、フルオロカーボン層ＦＣ１が変質硬化してなる変質層ＡＬ１が形成されている。さらに、図５（ｂ）に示すように、アッシング処理を開始してから２０秒経過後では、フォトレジストＰＲ１が除去されて変質層ＡＬ１のみが残存する。また、図５（ｃ）に示すように、１８０秒経過後においても、変質層ＡＬ１は残存し続けている。このように、長時間のアッシング処理が施された場合、フルオロカーボン層ＦＣ１が変質硬化してなる変質層ＡＬ１が生じることが分かる。なお、この場合に形成される変質層ＡＬ１は、フルオロカーボン層ＦＣ１よりも、層中における酸素組成の比率が高い。

本実施形態に係る半導体装置の製造方法では、図４（ｃ）に示されるような、フルオロカーボン層ＦＣ１に複数の孔ＨＬ１が形成されている状態において、ウェット剥離法によりフォトレジストＰＲ１およびフルオロカーボン層ＦＣ１を除去する。このため、フォトレジストＰＲ１内にウェット剥離に用いられる薬液が容易に浸透する。これにより、フォトレジストＰＲ１を除去する際のリフトオフ効果が促進され、フルオロカーボン層ＦＣ１を除去することが容易となる。従って、本実施形態によれば、アッシング残渣が発生することを抑制することが可能となる。

また、図４（ｃ）に示される状態においては、フルオロカーボン層ＦＣ１が変質硬化してなる変質層ＡＬ１が生じていない。すなわち、本実施形態によれば、ウェット剥離法では除去しきれない程に変質硬化された変質層ＡＬ１が発生する前に、フォトレジストＰＲ１およびフルオロカーボン層ＦＣ１をウェット剥離により除去することができる。従って、アッシング残渣の発生を抑制することが可能となる。

さらに、図４（ｃ）に示される状態においては、フォトレジストＰＲ１のうちフルオロカーボン層ＦＣ１との界面に、空洞ＶＯ１が形成されている。すなわち、本実施形態によれば、ウェット剥離に用いられる薬液がフォトレジストＰＲ１の内部まで容易に浸透する。これにより、フォトレジストＰＲ１を除去する際のリフトオフ効果がさらに促進され、フルオロカーボン層ＦＣ１を除去することが容易となる。従って、本実施形態によれば、アッシング残渣が発生することを抑制することが可能となる。

また、本発明者によれば、フルオロカーボン層ＦＣ１の変質硬化に起因したアッシング残渣が、コンタクトホールを形成するためのドライエッチング後におけるアッシング処理時において特に発生しやすいことが知見されている。
本実施形態では、絶縁膜ＩＦ１に形成される開口部ＯＰ２は、例えばコンタクトホールを構成する。このため、本実施形態によれば、アッシング残渣が発生しやすいコンタクトホールを形成するためのドライエッチング後のアッシング処理において、アッシング残渣の発生を抑制することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＳＢ１ 基板
ＴＲ１ トランジスタ
ＥＳ１ エッチングストッパ膜
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＩＦ３ 絶縁膜
ＯＰ１ 開口部
ＯＰ２ 開口部
ＰＲ１ フォトレジスト
ＶＯ１ 空洞
ＦＣ１ フルオロカーボン層
ＨＬ１ 孔
ＡＬ１ 変質層
ＩＣ１ 配線
ＩＣ２ 配線
ＣＰ１ コンタクトプラグ
ＶＰ１ ビアプラグ
ＧＥ１ ゲート電極
ＧＩ１ ゲート絶縁膜
ＳＤ１ ソース・ドレイン領域
ＳＭ１ 半導体装置

Claims (10)

1. 基板上に設けられた絶縁膜上にフォトレジストを形成する工程と、
   前記フォトレジストをマスクとして前記絶縁膜をドライエッチングするとともに、前記フォトレジスト表面上にフルオロカーボン層が形成される工程と、
   前記フォトレジストおよび前記フルオロカーボン層に対してアッシング処理を行うことにより、前記フルオロカーボン層に複数の孔を形成する工程と、
   前記フォトレジストおよび前記フルオロカーボン層を、ウェット剥離法により除去する工程と、
   を備える半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   複数の孔を形成する前記工程において、前記複数の孔は、前記フォトレジストおよび前記フルオロカーボン層に対し、前記基板の温度が１１０℃以上１５０℃以下であって、かつ５秒以上１５秒以下である条件下にてアッシング処理を行うことにより形成される半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法において、
   前記複数の孔を形成する前記工程において、前記アッシング処理は、前記フルオロカーボン層に対してイオン衝撃を加える半導体装置の製造方法。
4. 請求項１に記載の半導体装置の製造方法において、
   前記複数の孔を形成する前記工程において、前記フォトレジストのうち前記フルオロカーボン層との界面の一部は空洞化する半導体装置の製造方法。
5. 請求項１に記載の半導体装置の製造方法において、
   前記絶縁膜をドライエッチングするとともに前記フルオロカーボン層が形成される前記工程において、前記絶縁膜にはコンタクトホールが形成される半導体装置の製造方法。
6. 請求項１に記載の半導体装置の製造方法において、
   前記絶縁膜をドライエッチングする前記工程において、エッチングガスとしてＣＦ_４またはＣＨＦ_３が用いられる半導体装置の製造方法。
7. 基板上に設けられた絶縁膜上にフォトレジストを形成する工程と、
   前記フォトレジストをマスクとして、前記絶縁膜をドライエッチングする工程と、
   前記フォトレジストに対して、基板の温度が１１０℃以上１５０℃以下であって、かつ５秒以上１５秒以下である条件下にてアッシング処理を行う工程と、
   前記フォトレジストをウェット剥離法により除去する工程と、
   を備える半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法において、
   前記アッシング処理を行う工程において、前記アッシング処理は、アッシング処理対象に対してイオン衝撃を加える半導体装置の製造方法。
9. 請求項７に記載の半導体装置の製造方法において、
   前記絶縁膜をドライエッチングする前記工程において、前記絶縁膜にはコンタクトホールが形成される半導体装置の製造方法。
10. 請求項７に記載の半導体装置の製造方法において、
    前記絶縁膜をドライエッチングする前記工程において、エッチングガスとしてＣＦ_４またはＣＨＦ_３が用いられる半導体装置の製造方法。