JP2007173730A

JP2007173730A - 半導体装置の製造方法

Info

Publication number: JP2007173730A
Application number: JP2005372655A
Authority: JP
Inventors: Korei Yamada; 田浩玲山; Kunihiro Miyazaki; 崎邦浩宮; Hiroshi Tomita; 田寛冨
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2007-07-05

Abstract

【課題】半導体製造工程において硬化したフォトレジストを、半導体装置の信頼性に悪影響を与えることなく従来よりも容易に剥離することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、支持基板１０上、あるいは、支持基板上に形成された構造体上にフォトレジスト膜２０を形成し、フォトレジスト膜をパターニングし、フォトレジスト膜をマスクとして物質を注入し、あるいはドライエッチングで加工し，フォトレジスト膜を膨潤または溶解させる有機溶剤に晒し、硫酸を含む薬液にフォトレジスト膜を浸漬することによって該フォトレジスト膜を除去することを具備する。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。

近年、半導体装置の微細化が進むに従い、低加速度かつ高ドーズ量のイオン注入が用いられている。一般に、フォトレジストは、イオン注入またはドライエッチング等の半導体製造工程によって、その表面が硬化する。イオン注入の加速度が低くなりかつそのドーズ量が高くなるにつれ、フォトレジストの表層の硬化層は厚くなる。このように硬化したレジストは、薬液では充分に剥離することが困難であり、あるいは、剥離するために長時間かかる。従って、通常、フォトレジストを剥離するために、アッシング装置を用いる。アッシング装置は、フォトレジストを高温にて酸化することによって剥離する。

しかし、半導体装置の微細化が進むに従い、ゲート酸化膜等の酸化膜が非常に薄くなってきている。よって、アッシングを実行すると、フォトレジストの無い領域において、支持基板が露出状態の表面では，支持基板自身が酸化されてしまう。支持基板が酸化されると、酸化膜厚が変動し、あるいは、基板掘れの原因となる。これらは、半導体装置の電気的特性へ悪影響を与える。
特開平１０−１１６８０９号公報

半導体製造工程において硬化したフォトレジストを、半導体装置の信頼性に悪影響を与えることなく従来よりも容易に剥離することができる半導体装置の製造方法を提供する。

本発明に係る実施形態に従った半導体装置の製造方法は、支持基板上、あるいは、支持基板上に形成された構造体上にフォトレジスト膜を形成し、前記フォトレジスト膜をパターニングし、前記フォトレジスト膜をマスクとして物質を注入、あるいはドライエッチングで加工し、前記フォトレジスト膜を膨潤または溶解させる有機溶剤に晒し、硫酸を含む薬液に前記フォトレジスト膜を浸漬することによって該フォトレジスト膜を除去することを具備する。

本発明による半導体装置の製造方法は、半導体製造工程において硬化したフォトレジストを、半導体装置の信頼性に悪影響を与えることなく従来よりも容易に剥離することができる。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

図１は、本発明に係る実施形態に従った半導体装置の製造方法に用いた構造体の断面図である。レジスト層２０が半導体基板としてのシリコン基板１０上に形成されている。レジスト層２０は、シリコン基板１０上に約０．５μｍの膜厚で塗布される。レジスト層２０は、例えば、ＫｒＦレジストである。リソグラフィによりパターニングされた後、イオン注入またはドライエッチング等の半導体製造工程を経る。例えば、シリコン基板１０へ約１．５Ｅ１５ｃｍ^−２の砒素（Ａｓ）を３ｋｅｖの注入エネルギーでイオン注入する。このとき、イオン注入は、シリコン基板１０を４分割で処理した。注入方向はシリコン基板１０の表面に対して垂直方向（（α，β）＝（０，０））であった。また、ＰＦＧ（プラズマフラットガン）処理も行った。

図１のレジスト層２０は、イオン注入またはドライエッチング等の半導体製造工程を経た後の状態にある。従って、イオン注入またはドライエッチング等の処理によって硬化したレジスト硬化層２２がレジスト層２０の表面に存在する。レジスト層２０の内部には、イオン注入またはドライエッチング等の処理前の状態に近いレジスト内部層２１が存在する。

このレジスト層２０は、平坦な半導体基板１０の表面に設けられている。しかし、半導体基板１０の表面形状は、パターニングされていてもよく、また、レジスト層２０は半導体基板１０上に設けられた様々な膜または構造体上に設けられてもよい。

次に、このシリコン基板１０をバッチ洗浄装置（図示せず）に投入し、レジスト層２０をシンナー(シクロヘキサノン)に１分間晒す。さらに、レジスト層２０を、特に、レジスト硬化層２２をシンナーで膨潤させるために、このシリコン基板１０を１０分間放置した。この放置時間は、１分間以上であることが好ましい。

シンナーやＩＰＡ（イソプロピルアルコール）等の有機溶剤は、硫酸ベースの薬液に比べてレジスト内または半導体基板とレジストの界面へ浸透し易い。従って、本実施形態のように、レジスト層２０をシンナーに浸漬することによってレジスト層２０を比較的短時間で膨潤させることができる。
次に、シリコン基板１０をＳＰＭ（硫酸過水）溶液(硫酸：過水=１２：１)に２０分間浸漬させる。これにより、レジスト層２０を剥離した。このときのSPM処理にて，前述で処理したシンナーの残留成分を除去する目的も兼ねている。

図２は、本発明に係る実施形態、従来例および比較例の各々のレジスト剥離条件を示した表である。第２から第４の実施形態の説明は後述する。

従来例１は、ＳＰＭ溶液(硫酸：過水=１２：１)のみを用いてレジスト層２０を除去した例である。従来例２は、ＳＯＭ溶液(Ｏ_３濃度=１５０ｇ／Ｎｍ^３)のみを用いてレジスト層２０を除去した例である。ＳＯＭ溶液は硫酸液中にオゾンガスを導入した溶液である。従来例３は、アッシャにてレジスト層２０をアッシングした後、シリコン基板１０をＳＰＭ溶液に浸漬させた例である。

さらに、比較例１は、第１の実施形態と類似しているが、シンナーに晒した後、１０分間放置し、さらにシンナーを揮発させることによって乾燥させて、一度装置外へウェーハを取り出している。その後，再度同一装置あるいは別装置にてＳＰＭ処理のみを実施している．有機溶剤の処理とＳＰＭの処理が非連続である点が、第１の実施形態と異なる。

図３は、レジスト剥離後のシリコン基板１０上のパーティクル数およびレジスト残りを調査した結果を示す表である。図３では、パーティクルカウンタにより測定した結果、および、ＳＥＭによりレジスト残りを調査した結果を示している。尚、目視によりレジスト残りを判別することができる場合には、ＳＥＭによる調査は省略した。

従来例１および従来例２では、パーティクル数が多く、かつ、目視によりレジスト残りを確認することができた。従来例３では、パーティクル数が少なく、かつ、レジスト残りは無い。しかし、従来例３は、アッシングを用いているので、上記の問題点を引き起こす。

これに対し、第１の実施形態は、従来例３と同程度にパーティクル数が少なく、かつ、レジスト残りは無い。さらに、第１の実施形態は、アッシングを用いることなく、シンナーおよびＳＰＭ溶液という薬液のみを用いている。したがって、支持基板に影響を与えることなく、レジスト硬化層２２およびレジスト内部層２１を容易に除去することができる。

（第２の実施形態）
図２に示すように、第２の実施形態は、ＳＰＭ溶液の代わりにＳＯＭ溶液(Ｏ_３濃度＝１５０ｇ／Ｎｍ^３)を用いている点で第１の実施形態と異なる。第２の実施形態の他の工程は、第１の実施形態と同様でよい。ＳＯＭ溶液への浸漬時間は２０分でよい。

第２の実施形態によれば、図３に示すように、従来例３と同程度にパーティクル数が少なく、かつ、レジスト残りは無い。さらに、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。

（第３の実施形態）
図２に示すように、第３の実施形態は、シンナーの代わりにＩＰＡ(イソプロピルアルコール)を用いている点で第１の実施形態と異なる。第３の実施形態の他の工程は、第１の実施形態と同様でよい。また、同様にシンナーとしてＯＮＮＲ，γ-ブチルラクトンを用いた場合も同様のレベルであった。

第３の実施形態によれば、図３に示すように、従来例３と同程度にパーティクル数が少なく、かつ、レジスト残りは無い。さらに、第３の実施形態は、第１の実施形態と同様の効果を得ることができる。

（第４の実施形態）
図２に示すように、第４の実施形態は、シンナーに浸漬した後、放置無し、即ち、放置時間ゼロとした点で第１の実施形態と異なる。第４の実施形態の他の工程は、第１の実施形態と同様でよい。

第４の実施形態によれば、図３に示すように、パーティクル数が幾分多く、かつ、レジスト残りも幾分確認された。これは、放置時間が短いと、レジスト硬化層２２へシンナーが充分に浸透しないためである。従って、シンナーやＩＰＡ等の有機溶剤に浸漬後、或る程度の放置時間が必要であることがわかった。実験の結果、放置時間が１分間の場合、パーティクル数は少なく、かつ、レジスト残りは無かった。従って、放置時間は、１分間以上であることが好ましい。

さらに、比較例１では、１０分間放置後、シンナーを揮発させるためにレジスト層２０を乾燥させている。この場合、レジスト残りは確認されなかったものの、パーティクル数が桁違いに多く計測された。

図４は、レジスト層２０を除去するために要する時間を第１の実施形態と従来例とを比較した表である。従来例１のように、ＳＰＭ溶液のみで処理した場合、レジスト層２０を充分に剥離するためには、５０分以上必要となる。従来例２のように、ＳＯＭ溶液のみで処理した場合、レジスト層２０を充分に剥離するためには、３０分以上必要となる。

これに対し、第１の実施形態では、約２０分でレジスト層２０を剥離することができる。第２から第４の実施形態も第1の実施形態と同等である。

図５は、第１の実施形態または従来例３を用いて製造されたトランジスタのオン電流Ｉonを示す表である。図５は、従来例３のＩonを１とした場合に、第１の実施形態のＩonの比率を示している。

一般に、半導体基板１０がアッシングによって酸化され、基板掘れが生じると、オン電流Ｉonが低下する。図５に示すように、第１の実施形態によれば、オン電流Ｉonがアッシングを用いた従来例３のIonに比べて１．０５と高い。これにより、第１の実施形態は、従来例３に比べ基板掘れが少ないことが確認できた。

このように、上記実施形態によれば、アッシャを用いることなく、比較的短い処理時間で、レジスト層２０を除去することができる。

本発明に係る実施形態に従った半導体装置の製造方法に用いた構造体の断面図。本発明に係る実施形態、従来例および比較例の各々のレジスト剥離条件を示した表。レジスト剥離後のシリコン基板１０上のパーティクル数およびレジスト残りを調査した結果を示す表。レジスト層２０を除去するために要する時間を第１の実施形態と従来例とを比較した表。第１の実施形態または従来例３を用いて製造されたトランジスタのオン電流Ｉonを示す表。

符号の説明

１０半導体基板
２０レジスト層
２１レジスト硬化層
２２レジスト内部層

Claims

支持基板上、あるいは、支持基板上に形成された構造体上にフォトレジスト膜を形成し、
前記フォトレジスト膜をパターニングし、
前記フォトレジスト膜をマスクとして物質を注入し、あるいはドライエッチングで加工し、
前記フォトレジスト膜を膨潤または溶解させる有機溶剤に晒し、
硫酸を含む薬液に前記フォトレジスト膜を浸漬することによって該フォトレジスト膜を除去することを具備した半導体装置の製造方法。
前記フォトレジスト膜を前記有機溶剤に少なくとも１分間浸漬した後、硫酸を含む薬液に前記フォトレジスト膜を浸漬することを特徴とする請求項１に記載の半導体装置の製造方法。
前記フォトレジスト膜を前記有機溶剤に浸漬した後、少なくとも同液中に１分間放置し、
硫酸を含む薬液に前記フォトレジスト膜を浸漬することを特徴とする請求項１に記載の半導体装置の製造方法。
前記有機溶剤は、シクロヘキサノン，ONNR，γ-ブチルラクトンまたはイソプロピルアルコールであることを特徴とする請求項１に記載の半導体装置の製造方法。
前記硫酸を含む薬液は、ＳＰＭまたはＳＯＭであることを特徴とする請求項１に記載の半導体装置の製造方法。