JP2004235344A

JP2004235344A - 半導体装置の製造方法

Info

Publication number: JP2004235344A
Application number: JP2003020858A
Authority: JP
Inventors: Hiroyuki Watanabe; 裕之渡辺
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2003-01-29
Filing date: 2003-01-29
Publication date: 2004-08-19

Abstract

【課題】レジスト材料として、フッ素を含有する樹脂を用いた場合にも、後のアッシング工程におけるフッ素やフルオロカーボンの活性種の発生を抑えることができるようにする。
【解決手段】半導体装置の製造方法において、基板に、加工対象膜を形成し、加工対象膜上に反射防止膜を形成する。その後、反射防止膜上に所望のパターンを備えるレジストパターンを形成し、このレジストパターンをマスクとして、反射防止膜及び加工対象膜をエッチングする。エッチング後、まず、レジストパターンを溶解除去した後に、反射防止膜をアッシングにより除去する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。更に、具体的には、レジストパターンを除去する工程を備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子の高集積化、高密度化、小型化、高速化が進むにつれて、半導体素子の微細加工に対する要求が高まり、現在では、１００ｎｍ以下の微細パターンを形成する技術が要求されている。このような要求に対応するべく、レジストパターン形成のために行う露光においては、露光光の短波長化が進められている。現在、一般に、露光光は、１５７ｎｍのＦ_２エキシマレーザーの利用が有効であると考えられている。
【０００３】
しかし、Ｆ_２エキシマレーザは真空紫外の波長である。このような真空紫外の波長の光は、従来のレジスト材料による光吸収が大きい。このため、露光におけるレジストへの微細パターンの正確な転写が困難である。このため、現在、レジスト材料として、フッ素を含有する樹脂を用いた新規なレジストの開発が進められている。
【０００４】
フッ素を含有する樹脂を用いたレジストによれば、真空紫外の波長の光の吸収を抑えることができ、従って、レジストにある程度正確にパターンを転写することが期待できる。
【０００５】
ところで、このレジストは、エッチング工程においてマスクとして用いられた後、プラズマアッシングにより、下層に形成された反射防止膜と共に除去される。このアッシングにおいて、レジストや反射防止膜は、アッシングにおいて用いる酸素ラジカルなどの反応性ガスによって、酸化し、ＣＯや、ＣＯ_２等の反応生成物として除去される（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２０００−１２５２１号公報段落０００２
【０００７】
【発明が解決しようとする課題】
しかし、レジストを除去するアッシング工程においては、レジストがフッ素を含有する樹脂を用いた材料により形成されている場合、レジストから、フッ素あるいは、フルオロカーボンの活性種が放出され、これにより半導体基板まで不必要にエッチングされてしまう場合がある。また、同様に、絶縁膜がエッチングされる場合もあり、この場合には、絶縁膜に、所望の寸法のパターンを形成することができなくなってしまう。
【０００８】
従って、この発明は、上述の問題を解決し、フッ素を含有するレジストを除去工程における、基板や絶縁膜のエッチングを抑えつつ、レジストパターンを除去する方法を備える半導体装置の製造方法を提案するものである。
【０００９】
【課題を解決するための手段】
従って、この発明の半導体装置の製造方法は、基板に、加工対象膜を形成する加工対象膜形成工程と、
前記加工対象膜上に反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜上に所望のパターンを備えるレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして前記反射防止膜及び前記加工対象膜をエッチングするエッチング工程と、
前記レジストパターンを溶解除去する溶解除去工程と、
前記反射防止膜を除去するアッシング工程と、
を、備えるものである。
【００１０】
【発明の実施の形態】
以下図面を参照して、この発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を省略ないし簡略化する。
【００１１】
実施の形態１．
図１は、この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。また、図２〜図９は、実施の形態１における半導体装置の各製造工程における状態を説明するための断面模式図である。
以下、図１〜図９を参照して、この発明の実施の形態１における半導体装置の製造方法を説明する。
【００１２】
まず、図２に示すように、基板２上に、絶縁膜４を形成する（ステップＳ２）。ここでは、絶縁膜４として、膜厚１００ｎｍのシリコン窒化膜を、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ；化学気相成長）により形成する。次に、反射防止膜６を回転塗布する（ステップＳ４）。反射防止膜６としては、波長１５７ｎｍを中心とした光を吸収する特性を有する材料を用いる。その後、２０５℃程度の温度で、６０秒間の熱処理を施し（ステップＳ６）、これにより、反射防止膜６を熱架橋させて、図３に示すように、絶縁膜４上に、膜厚３０ｎｍの反射防止膜６を形成する。
【００１３】
次に、反射防止膜６上に、レジスト８を塗布する（ステップＳ８）。ここで、レジスト８としては、フッ素原子を１ａｔｏｍｉｃ％以上含有する樹脂を用い、かつ、Ｆ_２エキシマ露光用のポジ型レジストとする。レジスト８は、膜厚２５０ｎｍ程度になるように、回転塗布する。その後、１００℃程度の温度で、６０秒間の熱処理を加え（ステップＳ１０）、図４に示すように、反射防止膜６上にレジスト膜８を形成する。
【００１４】
次に、レジスト膜８に対して、露光を行う（ステップＳ１２）。露光は、波長１５７ｎｍ、開口率ＮＡ＝０．６、σ＝０．３のＦ_２エキシマレーザ露光装置を用いて行い、これにより、所望のパターンの形成されたマスクパターンが、レジスト８に転写される。その後、熱処理を行った後（ステップＳ１４）、このパターンの現像を行う（ステップＳ１６）。現像処理は、２．３８％のテトラメチルアンモニウムハイドロオキシド水溶液を現像液として用いて、６０秒間の処理を行う。これにより、図５に示すように、反射防止膜６上に、レジストパターン１０が形成される。
【００１５】
次に、レジストパターン１０をマスクとして、反射防止膜６及び絶縁膜４のエッチングを行う（ステップ１８）ここでは、プラズマエッチング装置を用いて、パワー１０００Ｗ、ＣＦ_４流量９０ｓｃｃｍ、Ｏ_２流量１０ｓｃｃｍ、Ａｒ流量１６０ｓｃｃｍ、圧力８０ｍｔｏｒｒ、温度６０℃の条件下で、プラズマ処理を行う。これにより、図６に示すように、反射防止膜６と絶縁膜４とに所望のパターンが形成される。
【００１６】
次に、レジストパターン１０の溶解除去を行う（ステップＳ２０）。ここでは、プロピレングリコールモノメチルエーテル７０％と、プロピレングリコールモノメチルエーテルアセテート３０％との混合液を用いて、湿式現像（ステップＳ１６）と、同様の手法により、６０秒間の溶解除去処理を行う。これにより、図７に示すように、レジストパターン１０が除去される。
【００１７】
次に、図８に示すように、プラズマアッシングを行う（ステップＳ２２）。ここでは、酸素を含む反応性ガスを用いて、パワー２０００Ｗ、Ｏ_２流量は、１７００ｓｃｃｍ、圧力１．５ｔｏｒｒ、基板温度２００℃の条件下で１２０秒間のプラズマ処理を行う。これにより、反射防止膜６は、酸化され、ＣＯや、ＣＯ_２等の反応生成物として除去され、図９に示すように、所望のパターンを有する絶縁膜４が、基板２上に残される。尚、溶解除去（ステップＳ２０）の際に除去できなかったレジストパターン１０の残渣が残っている場合には、この残渣も、プラズマアッシングにより同時に除去される。
【００１８】
以上説明したように、この実施の形態１によれば、フッ素を含有するレジストパターン１０を、プラズマアッシング処理前にあらかじめ溶解除去する。これにより、アッシング工程におけるレジストからのフッ素あるいは、フルオロカーボンの活性種の放出が抑えられる。従って、レジスト材料として、フッ素を含有する樹脂を用いても、基板２や絶縁膜４へのエッチングダメージを抑えつつ、レジストパターンを、除去することができる。このため、基板２の不必要なエッチングを抑えつつ、かつ、絶縁膜４上に、所望の寸法のパターンを正確に形成することができる。
【００１９】
なお、この実施の形態においては、絶縁膜４に所望のパターンを形成した後に、マスクとして用いたレジストパターンを除去する場合について説明した。しかし、この発明はこれに限るものではなく、例えば、ポリシリコンやアルミ配線など、導電性の材料を加工する場合等にも適用することができる。この場合にも、レジストパターンからのフッ素あるいは、フルオロカーボンの活性種の放出を抑えることができるため、加工対象となる膜や、下層膜あるいは基板のエッチングダメージを抑えつつ、所望のパターンを形成することができる。
【００２０】
また、この実施の形態においては、溶解除去の際、プロピレングリコールモノメチルエーテル７０％と、プロピレングリコールモノメチルエーテルアセテート３０％との混合液を用いた。しかし、この発明において、溶解除去に用いる溶液はこれに限るものではなく、絶縁膜や基板等の下層膜に与えるダメージを抑えて、レジストを溶解除去できるものであれば、他の溶液であってもよい。このような溶液としては、例えば、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルアセテート、乳酸エチル、あるいは、これらの混合液などのシンナー、または、ヒドロキシルアミン、フッ化アンモニウム、あるいは、有機アミンなどを含むレジスト剥離、または、液硫酸と過酸化水素水との混合液である硫酸過水等が考えられる。
【００２１】
また、この実施の形態においては、アッシングの際、酸素原子を含む反応性ガスを用いた。しかし、この発明のアッシングにおいては、反射防止膜を適切に除去できるものであれば、他のガスを用いてもよい。このようなガスとしては、たとえば、酸素分子、酸素原子、酸素イオン、あるいは、酸素ラジカルの少なくとも一種を含む反応性ガスが考えられる。
【００２２】
また、この実施の形態においては、露光光として１５７ｎｍのエキシマレーザ光を用いたが、この発明はこれに限るものではなく、他の波長の光を用いるものであってもよい。この場合にもフッ素を含有したレジストからのフッ素やフルオロカーボンの活性種の放出を抑えることができるため、有効である。また、この実施の形態においては、レジスト８として、フッ素原子を１ａｔｏｍｉｃ％以上含有する樹脂を用いかつ、Ｆ_２エキシマ露光用のポジ型のものを用いる場合について説明した。しかし、この発明において、レジストのフッ素の含有率はこれに限るものではなく、また、レジストはネガ型のものであってもよい。
【００２３】
また、この実施の形態において説明した、露光条件、現像条件、や、基板に形成される膜厚などの条件は、実施の形態に説明したものに限るものではなく、この発明は、その範囲を逸脱しないものであれば、他の条件下で各膜を処理するものであっても良い。
【００２４】
尚、この発明において、加工対象膜には、例えば、実施の形態の絶縁膜４が該当する。また、例えば、この実施の形態において、ステップＳ２を実行することにより、この発明の、加工対象膜形成工程が実行され、ステップＳ４を実行することにより、この発明の反射防止膜形成工程が実行される。また、例えば、実施の形態のステップＳ８〜Ｓ１６が実行されることにより、レジストパターン形成工程が実行され、例えばステップＳ１８が実行されることにより、エッチング工程が実行される。また、例えば、この実施の形態において、ステップＳ２０が実行されることにより、この発明の溶解除去工程が実行され、例えば、ステップＳ２２が実行されることにより、この発明のアッシング工程が実行される。更に、例えば、この実施の形態のステップＳ８が実行されることにより、レジスト塗布工程が実行され、例えば、ステップＳ１２が実行されることにより、この発明の露光工程が実行される。
【００２５】
【発明の効果】
以上説明したように、この発明によれば、アッシング工程の前に、レジストパターンを溶解除去することができる。従って、レジストとして、フッ素を含有する樹脂を用いた場合にも、アッシング工程において、レジストからフッ素やフルオロカーボンの活性種が放出されることを抑えることができる。従って、加工対象膜や、基板等に与えるダメージを抑えつつ、より正確に微細パターンの形成を行うことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態における半導体装置の製造方法を説明するためのフロー図である。
【図２】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図３】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図４】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図５】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図６】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図７】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図８】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【図９】この発明の実施の形態における半導体装置の各製造工程における状態を説明するための断面模式図である。
【符号の説明】
２基板
４絶縁膜
６反射防止膜
８レジスト膜
１０レジストパターン

Claims

基板に、加工対象膜を形成する加工対象膜形成工程と、
前記加工対象膜上に反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜上に所望のパターンを備えるレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして前記反射防止膜及び前記加工対象膜をエッチングするエッチング工程と、
前記レジストパターンを溶解除去する溶解除去工程と、
前記反射防止膜を除去するアッシング工程と、
を、備えることを特徴とする半導体装置の製造方法。
前記溶解除去工程は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルアセテート、乳酸エチル、あるいは、これらの混合液などのシンナーを用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記溶解除去工程は、ヒドロキシルアミン、フッ化アンモニウム、あるいは、有機アミンなどを含むレジスト剥離液を用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記溶解除去工程は、硫酸と過酸化水素水との混合液を用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記アッシング工程は、酸素分子、酸素原子、酸素イオン、あるいは、酸素ラジカルの少なくとも一種を含む反応性ガスを用いて行うことを特徴とした半導体装置の製造方法。
前記レジストパターンは、フッ素原子を、１ａｔｏｍｉｃ％以上含有している事を特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
前記レジストパターン形成工程は、
レジストを塗布するレジスト塗布工程と、
前記レジストに、１５７ｎｍの光を用いて露光する露光工程と、
を、含むことを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。