KR20030000626A - 반도체 소자의 콘택홀 제조방법 - Google Patents

반도체 소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR20030000626A
KR20030000626A KR1020010036666A KR20010036666A KR20030000626A KR 20030000626 A KR20030000626 A KR 20030000626A KR 1020010036666 A KR1020010036666 A KR 1020010036666A KR 20010036666 A KR20010036666 A KR 20010036666A KR 20030000626 A KR20030000626 A KR 20030000626A
Authority
KR
South Korea
Prior art keywords
contact hole
solution
photoresist pattern
semiconductor device
cleaning
Prior art date
Application number
KR1020010036666A
Other languages
English (en)
Other versions
KR100416657B1 (ko
Inventor
심준범
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0036666A priority Critical patent/KR100416657B1/ko
Publication of KR20030000626A publication Critical patent/KR20030000626A/ko
Application granted granted Critical
Publication of KR100416657B1 publication Critical patent/KR100416657B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 제조방법에 관한 것으로, 특히 이 방법은 층간 절연막이 형성된 기판 상부에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴에 의해 드러난 층간 절연막을 식각해서 콘택홀을 형성한 후에, 콘택홀이 형성된 층간 절연막을 유기 용액 및 산화막 제거 용액을 혼합한 세정 용액으로 세정하여 포토레지스트 패턴을 제거함과 동시에 상기 콘택홀 식각 공정시 발생한 폴리머 및 자연 산화막을 제거한다. 그러므로, 본 발명은 잔유물이 없는 콘택홀을 확보할 수 있어 콘택 저항을 낮출 뿐만 아니라 콘택 전극과의 접착력을 높이고 제조 공정의 수를 단축할 수 있다.

Description

반도체 소자의 콘택홀 제조방법{METHOD FOR MANUFACTURING A CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조방법에 관한 것으로서, 특히 콘택홀 식각시 발생되는 폴리머 및 자연 산화막을 제거할 수 있는 반도체 소자의 콘택홀 제조방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 소자의 크기 및 선폭 등의 감소는 필연적인 사항이 되었으며, 이에 따라 미세 선폭의 구현 기술은 반도체장치 제작에 핵심 기술이 되고 있다. 소자의 고집적화에 직접적으로 영향을 미치는 콘택홀의 마진(margin)또한 아주 미세해지고 있다. 고집적 반도체소자의 콘택홀을 형성하기 위한 식각 공정으로는 콘택홀의 크기를 정확하게 조절하기가 용이한 건식 식각공정이 널리 사용된다.
도 1 및 도 2는 종래 기술에 의한 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 수직 단면도들이다.
도 1에 도시된 바와 같이, 반도체 기판(10)에 게이트 또는 금속 배선 상부에 층간 절연막(12)을 형성하고 그 위에 포토레지스트 패턴(14)을 형성한다. 그리고, 포토레지스트 패턴(14)에 의해 드러난 층간 절연막(12)을 건식 식각해서 콘택홀(16)을 형성한다. 그런데, 상기 콘택홀(16) 식각 공정시 콘택홀 바닥면의 기판(10)에는 자연 산화막(18)이 성장되고 콘택홀(16)의 내부 및 포토레지스트 패턴(14) 상부에는 식각 반응물인 폴리머(20)가 생성된다.
그 다음 도 2에 도시된 바와 같이, 포토레지스트 패턴(14)을 제거하는 건식 식각 공정인 에싱 공정이 진행된다. 후속 공정으로서, 포토레지스트 패턴(14)을 습식 식각하는 세정 공정이 진행된다. 이때, 콘택홀(16) 내에 있는 폴리머도 함께 제거된다. 이로 인해, 표면 모폴로지를 거칠게 만들고 단락 및 고저항을 유발하며 이후 금속 배선의 사진 공정시 디포커스 현상을 유발하여 패턴 불량의 원인을 제공하는 폴리머가 제거된다.
상기 세정 공정은 게이트의 콘택홀일 경우 SPM(H2SO4와 H2O2의 혼합액)을 사용하게 되고, 금속 공정이후에 진행되는 포토레지스트 패턴의 세정 공정은 N396(하이드록시 아민 혼합 용액) 또는 SMC(NH4OH+CH3COOH+DI 혼합액)을 사용함으로써 금속의 부식을 방지한다.
그러나, SPM을 사용하는 세정 공정의 경우 140℃이상의 고온 공정이 요구되므로 작업자의 안전이 문제가 될 수 있다. 또한 설비의 부식 및 환경 오염, 산업 폐수의 문제를 야기시킬 수 있다. 또한 N396 또는 SMC 용액을 사용하는 경우에는 금속 부식을 방지하면서 폴리머를 제거하는 조건이 요구되고 있으나, 폴리머 제거능력과 금속 배선의 부식 방지의 목적이 서로 상반된 결과를 초래하게 된다.
또한, 콘택홀의 세정 공정시 완전히 자연 산화막이 제거되지 않고 남아 있을 경우 콘택홀의 갭필 공정시 콘택 저항을 증가시킬 뿐만 아니라, 하부 구조물과 콘택 전극 사이의 접착력을 저하시켜 반도체 소자의 성능 및 수율에 악영향을 미친다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막에 콘택홀을 형성한 후에 포토레지스트 패턴, 콘택홀 식각에 의한 폴리머, 및 자연 산화막을 동시에 제거하는 콘택홀 세정 공정을 진행함으로써 잔유물이 없는 콘택홀을 확보할 수 있어 콘택 저항을 낮출 뿐만 아니라 콘택 전극과의 접착력을 높이고 제조 공정의 수를 단축할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은 반도체 소자의 콘택홀을 제조하는방법에 있어서, 층간 절연막이 형성된 기판 상부에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 의해 드러난 층간 절연막을 식각해서 콘택홀을 형성하는 단계와, 콘택홀이 형성된 층간 절연막을 유기 용액 및 산화막 제거 용액을 혼합한 세정 용액으로 세정하여 포토레지스트 패턴을 제거함과 동시에 상기 콘택홀 식각 공정시 발생한 폴리머 및 자연 산화막을 제거하는 단계를 포함한다.
도 1 및 도 2는 종래 기술에 의한 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 수직 단면도들,
도 3 내지 도 5는 본 발명에 따른 반도체 소자의 콘택홀 제조방법을 순차적으로 나타낸 공정 순서도.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 층간 절연막
104 : 포토레지스트 패턴 106 : 콘택홀
108 : 폴리머 110 : 자연 산화막
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3 내지 도 5는 본 발명에 따른 반도체 소자의 콘택홀 제조방법을 순차적으로 나타낸 공정 순서도이다.
도 3에 도시된 바와 같이, 본 발명은 반도체 기판(100)에 게이트 또는 금속 배선 상부에 층간 절연막(102)을 형성하고 그 위에 포토레지스트 패턴(104)을 형성한다.
그리고 도 4에 도시된 바와 같이, 포토레지스트 패턴(104)에 의해 드러난 층간 절연막(102)을 건식 식각해서 콘택홀(106)을 형성한다. 그런데, 상기 콘택홀(106) 식각 공정시 콘택홀 바닥면의 기판(100)에는 자연 산화막(110)이 성장되고 콘택홀(106)의 내부 및 포토레지스트 패턴(104) 상부에는 식각 반응물인 폴리머(108)가 생성된다.
그 다음 도 5에 도시된 바와 같이, 콘택홀(106)이 형성된 층간 절연막(102)을 유기 용액 및 산화막 제거 용액을 혼합한 세정 용액으로 세정하여 포토레지스트패턴(104)을 제거함과 동시에, 콘택홀(106) 식각 공정시 발생한 폴리머(108) 및 자연 산화막(110)을 제거한다.
이때, 상기 세정 용액에서 유기 용액은 하이드록시 아민을 포함하여 포토레지스트 패턴과 폴리머를 제거하는 용도이다. 그리고, 산화막 제거 용액은 HF, HF 및 NH3F의 혼합 용액중에서 어느 하나를 사용하되, 0.1w%∼50w% 범위에서 사용되고 전체 세정 용액의 0.01vol%∼5vol%의 비율로 사용한다. 바람직하게는 하이드록시 아민을 포함하는 유기 용액이 세정 용액의 베이스로 사용되고, 산화막의 제거 용액이 첨가 용액으로 된다.
또한, 산화막 제거 용액은 금속에 대한 내부식성을 갖는 인산, 초산 또는 메탄올의 첨가 용액을 더 포함하되, 전체 세정 용액의 5vol%∼10vol% 비율로 한다.
본 발명에 따른 콘택홀(106)의 세정 공정은 40℃∼90℃에서 진행한다.
그러므로, 본 발명은 혼합된 세정 용액을 사용하여 포토레지스트 패턴(104)과, 폴리머(108) 및 자연 산화막(110)이 제거된 콘택홀(106)을 확보할 수 있다.
또한 본 발명은 콘택홀의 세정 공정을 진행하기에 앞서, 건식 산소 플라즈마 에싱 공정을 진행하여 포토레지스트 패턴(104)을 미리 제거하여 세정 효과를 높일 수도 있다.
이상 설명한 바와 같이, 본 발명은 층간 절연막에 콘택홀을 형성한 후에 포토레지스트 패턴, 콘택홀 식각에 의한 폴리머, 및 자연 산화막을 동시에 제거하는 콘택홀의 세정 공정을 진행한다.
그러므로, 종래 기술에 의해 포토레지스트 패턴을 제거하기 위한 용액, 콘택홀의 층간 절연막 내벽에 존재하는 폴리머를 제거하는 용액을 각각 따로 사용하는 세정 공정 수를 줄여서 케미칼의 사용 횟수를 감소한다.
따라서, 본 발명은 잔유물이 없는 콘택홀을 확보할 수 있어 콘택 저항을 감소킬 뿐만 아니라 콘택 전극과의 접착력을 높이고 제조 공정의 수를 단축할 수 있고, 반도체 장치의 성능 및 수율을 향상시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (6)

  1. 반도체 소자의 콘택홀을 제조하는 방법에 있어서,
    층간 절연막이 형성된 기판 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴에 의해 드러난 층간 절연막을 식각해서 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 층간 절연막을 유기 용액 및 산화막 제거 용액을 혼합한 세정 용액으로 세정하여 포토레지스트 패턴을 제거함과 동시에 상기 콘택홀 식각 공정시 발생한 폴리머 및 자연 산화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  2. 제 1항에 있어서, 상기 유기 용액은 하이드록시 아민을 포함하여 포토레지스트 패턴과 폴리머를 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  3. 제 1항에 있어서, 상기 산화막 제거 용액은 HF, HF 및 NH3F의 혼합 용액중에서 어느 하나를 사용하되, 전체 세정 용액의 0.01vol%∼5vol%의 비율로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  4. 제 3항에 있어서, 상기 산화막 제거 용액은 금속에 대한 내부식성을 갖는 인산, 초산 또는 메탄올의 첨가 용액을 더 포함하되, 전체 세정 용액의5vol%∼10vol% 비율로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  5. 제 1항에 있어서, 상기 콘택홀 세정 공정을 진행하기에 앞서, 건식 산소 플라즈마 에싱 공정을 진행하여 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
  6. 제 1항에 있어서, 상기 콘택홀 세정 공정은 40℃∼90℃에서 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조방법.
KR10-2001-0036666A 2001-06-26 2001-06-26 반도체 소자의 콘택홀 제조방법 KR100416657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036666A KR100416657B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036666A KR100416657B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 콘택홀 제조방법

Publications (2)

Publication Number Publication Date
KR20030000626A true KR20030000626A (ko) 2003-01-06
KR100416657B1 KR100416657B1 (ko) 2004-01-31

Family

ID=27711223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036666A KR100416657B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR100416657B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791695B1 (ko) * 2005-12-28 2008-01-03 동부일렉트로닉스 주식회사 홀용 포토레지스트 패턴 재형성 방법
US8883630B2 (en) 2012-11-28 2014-11-11 Samsung Display Co., Ltd. Method of forming contact holes

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862988B1 (ko) * 2002-09-30 2008-10-13 주식회사 동진쎄미켐 포토레지스트 리무버 조성물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547720A (ja) * 1991-08-15 1993-02-26 Sony Corp 自然酸化膜の除去方法
JP3488030B2 (ja) * 1996-12-05 2004-01-19 森田化学工業株式会社 半導体装置の製造方法
KR19990009344A (ko) * 1997-07-09 1999-02-05 윤종용 세정용액 및 이를 이용한 세정방법
KR100510440B1 (ko) * 1997-08-20 2005-10-21 삼성전자주식회사 세정용액및이를이용한반도체소자의세정방법
KR100310253B1 (ko) * 1999-06-28 2001-11-01 박종섭 메탈식각 또는 비아식각 후 발생하는 폴리머의 세정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791695B1 (ko) * 2005-12-28 2008-01-03 동부일렉트로닉스 주식회사 홀용 포토레지스트 패턴 재형성 방법
US8883630B2 (en) 2012-11-28 2014-11-11 Samsung Display Co., Ltd. Method of forming contact holes

Also Published As

Publication number Publication date
KR100416657B1 (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US7037822B2 (en) Method of forming metal line in semiconductor device
US5908735A (en) Method of removing polymer of semiconductor device
US20040018732A1 (en) Method for protecting a wafer backside from etching damage
US20030116534A1 (en) Method of metal etching post cleaning
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20060025786A (ko) 반도체 소자 세정 방법
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
KR20000055594A (ko) 콘택홀 세정 방법
KR100455503B1 (ko) 반도체 소자의 콘택홀 세정 방법
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US6399509B1 (en) Defects reduction for a metal etcher
KR20080088246A (ko) 반도체 기판 세정 방법
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
US7892723B2 (en) Method for forming patterned photoresist layer
KR100331286B1 (ko) 포토레지스트 제거 및 세정방법
KR20010058959A (ko) 반도체 소자의 제조 방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR20030054679A (ko) 반도체소자의 세정방법
KR20100036009A (ko) 반도체 소자의 제조방법
KR20030001782A (ko) 반도체소자의 세정방법
KR20030002517A (ko) 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee