KR100455503B1 - 반도체 소자의 콘택홀 세정 방법 - Google Patents

반도체 소자의 콘택홀 세정 방법 Download PDF

Info

Publication number
KR100455503B1
KR100455503B1 KR10-2002-0033709A KR20020033709A KR100455503B1 KR 100455503 B1 KR100455503 B1 KR 100455503B1 KR 20020033709 A KR20020033709 A KR 20020033709A KR 100455503 B1 KR100455503 B1 KR 100455503B1
Authority
KR
South Korea
Prior art keywords
contact hole
solution
cleaning
interlayer insulating
dry etching
Prior art date
Application number
KR10-2002-0033709A
Other languages
English (en)
Other versions
KR20030096707A (ko
Inventor
심준범
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0033709A priority Critical patent/KR100455503B1/ko
Publication of KR20030096707A publication Critical patent/KR20030096707A/ko
Application granted granted Critical
Publication of KR100455503B1 publication Critical patent/KR100455503B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 건식 식각에 의한 콘택홀 내부의 경화성 폴리머 및 포토레지스트 잔류물을 동시에 제거할 수 있는 반도체 소자의 콘택홀 세정 방법에 관한 것으로서, 본 발명의 반도체 소자의 콘택홀 세정 방법은 포토레지스트 패턴을 마스크로 사용하여 게이트 스택 또는 금속 배선 상에 적층되어 있는 층간 절연막을 건식 식각하여 형성된 콘택홀의 내부 및 상부를 세정하는 반도체 소자의 콘택홀 세정 방법에 있어서, 상기 층간 절연막 상에 형성되어 있는 포토레지스트 패턴을 애싱하여 제거하는 단계와, 상기 층간 절연막 상부에 잔류하는 포토레지스트 잔류 패턴 및 상기 콘택홀 내벽의 상기 층간 절연막 건식 식각시 발생된 폴리머를 제거하기 위한 하이드록시 아민(hydroxy amine)을 포함한 유기성 용액에, 상기 건식 식각시 게이트 또는 금속 배선과 반응하여 상기 콘택홀 하부에 존재하는 금속의 경화성 폴리머를 제거하기 위한 용액 및 내부식성을 갖는 인산, 초산 또는 메탄올 중 어느 한 용액을 첨가한 혼합 용액으로 세정하는 단계를 포함하여 이루지는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 세정 방법{Rinsing method of contact hole in semiconductor}
본 발명은 반도체 소자의 콘택홀 세정 방법에 관한 것으로서, 특히 건식 식각에 의한 콘택홀 내부의 경화성 폴리머 및 포토레지스트 잔류물을 동시에 제거할수 있는 반도체 소자의 콘택홀 세정 방법에 관한 것이다.
종래의 반도체 소자 제조 공정에 있어서, 소자가 고집적화된 선 폭 0.25㎛ 이하의 반도체 소자 제조 공정에서는 소스/드레인이 0.08㎛ 이하의 얇은 PN 접합으로 형성된다. 따라서, 최소 콘택홀의 크기는 0.3㎛ 이하의 크기가 된다. 또한, 선 폭이 좁아질수록 더 얇고 작은 접합과 콘택홀이 요구되고 있다. 이와 같이 얇은 접합과 작은 콘택홀을 사용함에 따라 건식 식각에 의한 경화성 폴리머의 콘택홀 내 형성과 건식 식각에 따른 부산물에 의해 콘택 저항이 크게 증가되는 문제점이 야기된다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 소자의 콘택홀 세정 방법을 상세히 설명하기로 한다. 도 1 및 도 2는 일반적인 반도체 소자의 콘택홀 형성 공정을 나타낸 단면도이다.
먼저, 도 1에 도시한 바와 같이 반도체 기판(101)의 하부 도전막 예를 들면, 게이트 혹은 금속 배선(102) 상에 층간 절연막(103)이 형성된 후 상기 층간 절연막(103) 상에 콘택홀 형성 마스크로서 포토레지스트 패턴(108)이 형성된다. 상기 포토레지스트 패턴(108)을 마스크로 사용하여 상기 게이트 혹은 금속 배선(102)의 일부가 노출되도록 상기 층간 절연막(103)이 플라즈마를 이용한 건식 식각에 의해 식각되어 콘택홀(104)이 형성된다. 이 때, 플라즈마를 이용한 건식 식각의 진행에 따라 상기 콘택홀(104)의 하부에 상기 게이트 혹은 금속 배선과 반응하여 생성된 금속성 경화성 폴리머(106)가 건식 식각의 부산물로 형성되고, 상기 콘택홀 내부에 층간 절연막의 건식 식각 부산물인 폴리머(107)가 형성된다. 상기 층간 절연막(103)의 건식 식각 부산물인 폴리머(107)는 콘택홀 식각시 식각 장벽의 보호막 역할을 수행한다. 이어, 후속 공정으로 상기 포토레지스트 패턴(108)을 제거하는 애쉬(ashing) 공정 진행된다.
도 2는 포토레지스트 패턴(108)이 건식 공정인 애쉬 공정으로 제거된 모습을 보여준다. 상기와 같이 애쉬 공정이 진행된 뒤에도 상기 콘택홀 주변에는 경화성 폴리머(106), 층간 절연막(103)의 식각 부산물인 폴리머(107) 및 포토레지스트 잔류 패턴(108a) 등이 남아 있어 이를 제거하기 위한 세정 공정이 뒤따른다.
상기 세정 공정은 화학 증기를 이용하는데, 게이트 콘택의 경우에는 황산(H2SO4)과 과산화수고(H2O2)의 혼합액인 SPM 용액이 사용되고, 금속 배선의 경우에는 하이드록시 아민(hydroxy amine) 혼합 용액 또는 수산화 암모늄(NH4OH), 아세트산(CH3COOH) 및 초순수(Deionized water)의 혼합 용액인 SMC 용액이 사용된다.
그러나, 상기와 같은 SPM 용액을 사용하는 세정 공정의 경우 140℃ 이상의 고온 공정이 요구되므로 작업자의 안전이 문제될 수 있으며, 설비의 부식 및 환경 오염 등의 문제를 초래할 수 있다. 또한, 하이드록시 아민 혼합 용액이나 SMC 용액을 사용하는 세정 공정의 경우에는 금속의 부식을 방지하면서 경화성 폴리머를 제거하는 조건이 요구되고 있으나, 폴리머 제거 능력과 금속 배선 부식 방지의 목적이 서로 상충되어 적절한 조건의 설정이 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 건식 식각에 의한 콘택홀 내부의 경화성 폴리머 및 포토레지스트 잔류물을 동시에 안정적으로 제거할 수 있는 반도체 소자의 콘택홀 세정 방법에 관한 것이다.
도 1 및 도 2는 일반적인 반도체 소자의 콘택홀 형성 공정을 나타낸 단면도.
도 3은 본 발명의 반도체 소자의 콘택홀 세정 방법을 진행한 후의 모습을 보여주는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 게이트 또는 금속 배선
103 : 층간 절연막 104 : 콘택홀
105 : 자연 산화막 106 : 금속의 경화성 폴리머
107 : 폴리머 108a : 포토레지스트 잔류 패턴
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 세정 방법은 포토레지스트 패턴을 마스크로 사용하여 게이트 스택 또는 금속 배선 상에 적층되어 있는 층간 절연막을 건식 식각하여 형성된 콘택홀의 내부 및 상부를 세정하는 반도체 소자의 콘택홀 세정 방법에 있어서, 상기 층간 절연막 상에 형성되어 있는 포토레지스트 패턴을 애싱하여 제거하는 단계와, 상기 층간 절연막 상부에 잔류하는 포토레지스트 잔류 패턴 및 상기 콘택홀 내벽의 상기 층간 절연막 건식 식각시 발생된 폴리머를 제거하기 위한 하이드록시 아민(hydroxy amine)을 포함한 유기성 용액에, 상기 건식 식각시 게이트 또는 금속 배선과 반응하여 상기 콘택홀 하부에 존재하는 금속의 경화성 폴리머를 제거하기 위한 용액 및 내부식성을 갖는 인산, 초산 또는 메탄올 중 어느 한 용액을 첨가한 혼합 용액으로 세정하는 단계를 포함하여 이루지는 것을 특징으로 한다.
본 발명의 반도체 소자의 콘택홀 형성 방법은 포토레지스트 잔류 패턴과 콘택홀 하부에 존재하는 금속의 경화성 폴리머 및 층간 절연막의 건식 식각시 발생되는 폴리머를 동시에 제거하는 용액을 사용함으로서 기존의 포토레지스트 패턴을 제거하기 위한 용액, 콘택홀 내벽에 존재하는 폴리머를 제거하는 용액을 각각 따로사용하여 공정 단계의 증가와 세정 용액의 사용량 증가를 가져왔던 기존의 공정을 개선하고 세정에 이용되는 초순수(Deionized water; DIW)의 사용을 현저하게 줄이면서 콘택홀 하부의 금속의 경화성 폴리머의 존재로 인한 전기 저항의 증가를 감소시켜 반도체 성능을 향상시킬 수 있다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 반도체 소자의 콘택홀 형성 방법을 상세히 설명하기로 한다. 도 3은 본 발명의 반도체 소자의 콘택홀 세정 방법을 진행한 후의 모습을 보여주는 단면도이다.
먼저, 도 1 및 도 2에 도시한 바와 같이 포토레지스트 패턴(108)을 마스크로 사용하여 게이트 스택 또는 금속 배선(102)의 일부가 노출되도록 층간 절연막(103)이 플라즈마를 이용한 건식 식각되어 콘택홀(104)이 형성된 후, 상기 포토레지스트 패턴(108)이 애싱(ashing) 공정으로 제거된다. 이 때, 상기 층간 절연막(103)의 상부에는 포토레지스트 잔류 패턴(108a)이 남게되고 상기 콘택홀(104)의 하부에는 플라즈마를 이용한 건식 식각시 상기 게이트 스택 또는 금속 배선과 반응하여 생성된 금속의 경화성 폴리머(106)가 존재하며 상기 콘택홀 내벽에는 상기 건식 식각의 잔류물인 폴리머(107)가 발생된다. 여기서, 상기 금속의 경화성 폴리머(106)는 하부의 게이트 스택 또는 금속 배선의 물질에 따라 틀려지는데 게이트 스택 또는 금속 배선의 물질이 티타늄(Ti)일 경우에는 Ti/TiN 폴리머가 생성된다. 그리고 상기 게이트 스택 또는 금속 배선 상에는 플라즈마를 이용한 건식 식각 공정 진행에 의해 자연 산화막(native oxide)(105)이 성장된다.
본 발명은 상기 애싱 공정으로 제거되지 않는 포토레지스트 잔류 패턴, 콘택홀 내벽의 폴리머, 금속의 경화성 폴리머 그리고 자연 산화막을 동시에 제거하는 반도체 소자의 콘택홀 세정 방법을 제시한다.
상기와 같은 폴리머 등은 표면 몰포러지(surface morphology)를 거칠게 만들고 전기적 단락(short) 및 고저항을 유발하므로 필수적으로 제거되어야 한다. 이를 위해, 콘택홀 세정 용액은 포토레지스트 패턴 및 콘택홀 내벽의 폴리머를 제거하기 위한 용액에 자연산화막 및 금속의 경화성 폴리머를 제거하기 위한 용액 및 내부식성을 갖는 용액을 첨가한 혼합 용액이 증기화되어 사용된다.
상기 포토레지스트 패턴 및 콘택홀 내벽의 폴리머를 제거하기 위한 용액으로는 하이드록시 아민(hydroxy amine)이 포함되는 유기성 용액이 사용되며, 상기 금속의 경화성 폴리머 및 자연 산화막을 제거하기 위한 식각 용액으로는 황산(H2SO4), 과산화수소(H2O2) 또는 NH3F와 HF의 혼합액 중 어느 하나가 사용된다. 즉, 상기 하이드록시 아민을 포함하는 유기성 용액이 초고순도의 초순수(DIW)와 혼합되어 세정 용액의 베이스(base)로 사용되고 상기 황산 등의 식각 용액이 첨가제로 사용된다.
이 때, 상기 세정 용액을 사용하여 콘택홀을 세정하는 공정은 증기화된 세정 용액의 온도를 40∼90℃ 정도로 하고 상기 증기화된 세정 용액에 노출된 기판의 온도는 80℃ 정도로 유지하여 층간 절연막의 식각을 최소화하는 한편, 콘택홀 하부에 존재하는 금속의 경화성 폴리머와 증기화된 세정 용액의 반응을 활성화한다.
여기서, 상기 자연 산화막 및 금속의 경화성 폴리머의 식각 용액인 황산(H2SO4), 과산화수소(H2O2) 또는 NH3F와 HF의 혼합액은 0.1∼50wt%의 범위 내에서 사용되고, 이는 전체 세정 용액의 0.01∼1vol%의 범위를 갖는다.
이와 같이 하이드록시 아민기를 포함하는 세정 용액을 사용하는 경우에는 콘택홀 내부의 건식 식각의 부산물인 폴리머와 포토레지스트 잔류 패턴은 용이하게 제거되나 하부의 게이트 스택 또는 금속 배선의 금속의 부식을 유발할 수 있다. 이를 방지하기 위해 내부식성을 갖는 용액을 첨가제로 사용한다.
상기 내부식성을 갖는 용액은 인산, 초산 또는 메탄올을 사용하며 전체 세정 용액의 5∼10vol% 의 범위 내에서 사용하게 된다.
상술한 바와 같은 세정 용액을 사용하여 콘택홀 세정 공정을 수행한 결과 상기 포토레지스트 잔류 패턴, 콘택홀 내부의 폴리머, 콘택홀 하부의 금속의 경화성 폴리머 및 자연 산화막이 모두 제거되어 도 3에서와 같이, 깨끗이 세정된 콘택홀이 완성된다.
상술한 바와 같은 본 발명의 반도체 소자의 콘택홀 세정 방법은 다음과 같은 효과가 있다.
포토레지스트 잔류 패턴과 콘택홀 하부에 존재하는 금속의 경화성 폴리머 및 층간 절연막의 건식 식각시 발생되는 폴리머를 동시에 제거하는 용액을 사용함으로서 기존의 포토레지스트 패턴을 제거하기 위한 용액, 콘택홀 내벽에 존재하는 폴리머를 제거하는 용액을 각각 따로 사용하여 공정 단계의 증가와 세정 용액의 사용량 증가를 가져왔던 기존의 공정을 개선하고 세정에 이용되는 초순수(Deionizedwater; DIW)의 사용을 현저하게 줄이면서 콘택홀 하부의 금속의 경화성 폴리머의 존재로 인한 전기 저항의 증가를 감소시켜 반도체 성능을 향상시킬 수 있다.

Claims (8)

  1. 포토레지스트 패턴을 마스크로 사용하여 게이트 스택 또는 금속 배선 상에 적층되어 있는 층간 절연막을 건식 식각하여 형성된 콘택홀의 내부 및 상부를 세정하는 반도체 소자의 콘택홀 세정 방법에 있어서,
    상기 층간 절연막 상에 형성되어 있는 포토레지스트 패턴을 애싱하여 제거하는 단계;
    상기 층간 절연막 상부에 잔류하는 포토레지스트 잔류 패턴 및 상기 콘택홀 내벽의 상기 층간 절연막 건식 식각시 발생된 폴리머를 제거하기 위한 하이드록시 아민(hydroxy amine)을 포함한 유기성 용액에, 상기 건식 식각시 게이트 또는 금속 배선과 반응하여 상기 콘택홀 하부에 존재하는 금속의 경화성 폴리머를 제거하기 위한 용액 및 내부식성을 갖는 인산, 초산 또는 메탄올 중 어느 한 용액을 첨가한 세정 용액을 증기화시켜 세정하는 단계를 포함하여 이루지는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  2. 제 1 항에 있어서, 상기 포토레지스트 잔류 패턴 및 상기 콘택홀 내벽의 상기 층간 절연막 건식 식각시 발생된 폴리머를 제거하기 위한 하이드로시 아민을 포함한 유기성 용액을 초순수에 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  3. 제 1 항에 있어서, 상기 금속의 경화성 폴리머를 제거하기 위한 용액은 황산, 과산화수소 또는 NH3F와 HF의 혼합액 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 금속의 경화성 폴리머를 제거하기 위한 용액은 0.1∼50wt%의 범위 내에서 사용되는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 금속의 경화성 폴리머를 제거하기 위한 용액은 전체 세정 용액의 0.01∼1vol%의 범위 내에서 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  6. 제 1 항에 있어서, 상기 세정 공정을 진행할 시 기판을 80℃ 정도로 유지시키는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  7. 제 1 항에 있어서, 상기 증기화된 세정 용액의 온도를 40∼90℃ 정도로 유지시키는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
  8. 제 1 항에 있어서, 상기 인산, 초산 또는 메탄올은 전체 세정 용액의 5∼10vol%의 범위 내에서 사용되는 것을 특징으로 하는 반도체 소자의 콘택홀 세정 방법.
KR10-2002-0033709A 2002-06-17 2002-06-17 반도체 소자의 콘택홀 세정 방법 KR100455503B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033709A KR100455503B1 (ko) 2002-06-17 2002-06-17 반도체 소자의 콘택홀 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033709A KR100455503B1 (ko) 2002-06-17 2002-06-17 반도체 소자의 콘택홀 세정 방법

Publications (2)

Publication Number Publication Date
KR20030096707A KR20030096707A (ko) 2003-12-31
KR100455503B1 true KR100455503B1 (ko) 2004-11-06

Family

ID=32387314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033709A KR100455503B1 (ko) 2002-06-17 2002-06-17 반도체 소자의 콘택홀 세정 방법

Country Status (1)

Country Link
KR (1) KR100455503B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514167B1 (ko) * 2002-06-24 2005-09-09 삼성전자주식회사 세정액 및 이를 사용한 세라믹 부품의 세정 방법
US7846349B2 (en) 2004-12-22 2010-12-07 Applied Materials, Inc. Solution for the selective removal of metal from aluminum substrates
KR100755670B1 (ko) 2006-04-03 2007-09-05 삼성전자주식회사 반도체 소자의 제조 방법
KR100850101B1 (ko) * 2006-12-15 2008-08-04 동부일렉트로닉스 주식회사 실리사이드공정을 위한 잔류물 제거 공정
US8398779B2 (en) 2009-03-02 2013-03-19 Applied Materials, Inc. Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510018A (en) * 1984-02-21 1985-04-09 The Lea Manufacturing Company Solution and process for treating copper and copper alloys
US6123088A (en) * 1999-12-20 2000-09-26 Chartered Semiconducotor Manufacturing Ltd. Method and cleaner composition for stripping copper containing residue layers
US6303482B1 (en) * 2000-06-19 2001-10-16 United Microelectronics Corp. Method for cleaning the surface of a semiconductor wafer
US6656894B2 (en) * 2000-12-07 2003-12-02 Ashland Inc. Method for cleaning etcher parts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510018A (en) * 1984-02-21 1985-04-09 The Lea Manufacturing Company Solution and process for treating copper and copper alloys
US6123088A (en) * 1999-12-20 2000-09-26 Chartered Semiconducotor Manufacturing Ltd. Method and cleaner composition for stripping copper containing residue layers
US6303482B1 (en) * 2000-06-19 2001-10-16 United Microelectronics Corp. Method for cleaning the surface of a semiconductor wafer
US6656894B2 (en) * 2000-12-07 2003-12-02 Ashland Inc. Method for cleaning etcher parts

Also Published As

Publication number Publication date
KR20030096707A (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6613681B1 (en) Method of removing etch residues
CN101024800A (zh) 清洗液以及移除等离子体工艺后的残余物的方法
KR100455503B1 (ko) 반도체 소자의 콘택홀 세정 방법
US6833081B2 (en) Method of metal etching post cleaning
KR100641506B1 (ko) 반도체 소자 세정 방법
US20030181055A1 (en) Method of removing photo-resist and polymer residue
KR20000055594A (ko) 콘택홀 세정 방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
US7018552B2 (en) Method of manufacturing electronic device
KR100297889B1 (ko) 금속 배선 패턴 형성시 포토레지스트 제거 방법
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20010039894A (ko) 반도체 장치 및 그 제조 방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR20080088246A (ko) 반도체 기판 세정 방법
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
KR20100077858A (ko) 반도체 소자의 금속배선 형성 방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
KR20090067596A (ko) 반도체 소자 제조 방법
KR101096452B1 (ko) 반도체 소자의 제조방법
KR20150119675A (ko) 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법
KR100850107B1 (ko) 반도체 소자 제조 방법
KR20000027241A (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100915

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee