KR20000027241A - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20000027241A
KR20000027241A KR1019980045137A KR19980045137A KR20000027241A KR 20000027241 A KR20000027241 A KR 20000027241A KR 1019980045137 A KR1019980045137 A KR 1019980045137A KR 19980045137 A KR19980045137 A KR 19980045137A KR 20000027241 A KR20000027241 A KR 20000027241A
Authority
KR
South Korea
Prior art keywords
metal film
polymer
film pattern
metal
etching
Prior art date
Application number
KR1019980045137A
Other languages
English (en)
Inventor
이윤영
석종욱
정민제
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980045137A priority Critical patent/KR20000027241A/ko
Publication of KR20000027241A publication Critical patent/KR20000027241A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄으로 형성된 금속막 패턴의 경우, 금속막 패턴의 부식을 방지하는 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 절연막 상에 배선 형성을 위해 형성된 금속막을 포토레지스트막 패턴을 마스크로 사용하여 식각함으로써 금속막 패턴이 형성된다. 이때, 상기 금속막 패턴의 측면에 폴리머가 형성된다. 다음에, 불소(F)를 함유한 식각 가스로 상기 폴리머를 플라즈마 식각한 후,애싱 공정으로 포토레지스트막 패턴 및 남아있는 폴리머가 제거된다. 이와 같은 반도체 장치의 금속 배선 형성 방법은, 금속막 패턴 형성시 측면에 증착된 폴리머를 F를 함유한 식각 가스로 플라즈마 식각하여 딱딱한 폴리머를 제거함으로써 후속 포토레지스트를 제거하는 스트립 공정시 남아있는 폴리머의 제거가 용이하며, 알루미늄으로 형성된 금속막 패턴의 경우, 플라즈마 식각시 잔존하는 Cl을 제거함으로써 금속막의 부식을 방지할 수 있으며, 따라서 비부식 마진(anti-corrosion margin)을 확보할 수 있다.

Description

반도체 장치의 금속 배선 형성 방법(METHOD OF FORMING METAL INTERCONNECTION FOR SEMICONDUCTOR DEVICE)
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 금속 배선 형성 방법에 관한 것이다.
소자(device)가 고집적화 됨에 따라 디자인 룰(design rule)이 감소되어 배선으로 사용되는 금속막 패턴과 패턴 사이의 공간(space)은 작아지고, 패턴 형성을 위한 식각시 좁은 공간에 생성된 폴리머는 휘발(volatile)되기 힘들어 진다.
도 1a 및 도 1b는 종래의 반도체 장치의 금속 배선 형성 방법을 보여주는 단면 사시도이다.
도 1a를 참조하면, 종래의 반도체 장치의 금속 배선 형성 방법은, 먼저 절연막(10) 상에 차례로 적층되어 있는 배리어막(12)과 금속막을 포토레지스트막 패턴(이하 PR)(16)을 마스크로 사용하여 건식 식각함으로써 배선을 위한 금속막 패턴(14)이 형성된다.
상기 금속막이 알루미늄(이하 Al)으로 형성되는 경우, 상기 금속막 패턴(14) 형성을 위한 식각 공정은 Cl(chlorine) 가스로 수행되는데 상기 식각 공정시 상기 Cl 가스가 상기 Al(14) 및 PR(16)과 반응하여 비휘발성의 폴리머(polymer)(18)가 형성된다. 상기 폴리머(18)는 도 1a와 같이, 휘발되지 않고 상기 금속막 패턴(14)의 측면에 증착된다.
그리고, 피치 크기가 감소됨에 따라 금속막 패턴(14)과 패턴 사이의 공간(space)이 좁아 이 부분에 증착된 Cl은 쉽게 휘발되지 않게 된다. 결국, 상기 금속막 패턴(14)에 증착되어 있는 Cl을 포함한 폴리머(18)가 대기 중에 노출될 때 상기 Cl이 대기 중의 H2O와 반응하여 생긴 HCl(염산)이 상기 금속막 패턴(14)을 부식시킬 수 있다. 결과적으로 금속 부식 마진(metal corrosion margin)이 감소하게 된다.
이를 해결하기 위해 상기 금속막 패턴(14) 형성 후, 웨이퍼를 진공(vacuum) 상태에서 스트립 챔버(strip chamber)로 옮긴 후, PR(16)을 제거하는 애싱(ashing) 공정을 수행함으로써 도 1b에 도시된 바와 같이, 상기 PR(16)과 폴리머(18)의 일부가 제거된다.
그러나, 상기 스트립 공정으로 도 1b와 같이, 상기 PR(16)과 상기 Cl의 일부가 제거되지만, 높은 압력(high pressure)을 사용하여 상기 포토레지스트(16)를 제거하는 스트립퍼(stripper)도 애싱(ashing) 능력의 한계가 있어 간격이 좁은 금속막 패턴(14) 사이의 Cl은 완전히 제거하기 어려운 문제가 있어 금속막 패턴이 부식될 수 있다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 금속막 패턴이 알루미늄으로 형성되는 경우, 상기 금속막 패턴 양측에 증착된 비휘발성 폴리머에 함유된 Cl에 의한 금속막 패턴의 부식을 방지할 수 있는 반도체 장치의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래의 반도체 장치의 금속 배선 형성 방법을 순차적으로 보여주는 단면 사시도; 그리고
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 순차적으로 보여주는 단면 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 절연막 12, 102 : 배리어막
14, 104 : 금속막 패턴 16, 106 : 포토레지스트막 패턴
18, 108 : 폴리머
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 금속 배선 형성 방법은, 절연막 상에 배선 형성을 위한 금속막을 형성하는 단계와; 포토레지스트막 패턴을 마스크로 사용하여 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계와; 상기 금속막 패턴 형성시 상기 금속막 패턴의 측면에 폴리머가 형성되고, 불소(F)를 함유한 식각 가스로 상기 폴리머를 플라즈마 식각하는 단계 및; 애싱 공정으로 상기 포토레지스트막 패턴 및 남아있는 폴리머를 제거하는 단계를 포함한다.
(작용)
도 2b를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 금속 배선 형성 방법은, 절연막 상에 배선 형성을 위해 형성된 금속막을 포토레지스트막 패턴을 마스크로 사용하여 식각함으로써 금속막 패턴이 형성된다. 이때, 상기 금속막 패턴의 측면에 폴리머가 형성된다. 다음에, 불소(F)를 함유한 식각 가스로 상기 폴리머를 플라즈마 식각한 후,애싱 공정으로 포토레지스트막 패턴 및 남아있는 폴리머가 제거된다. 이와 같은 반도체 장치의 금속 배선 형성 방법은, 금속막 패턴 형성시 측면에 증착된 폴리머를 F를 함유한 식각 가스로 플라즈마 식각하여 딱딱한 폴리머를 제거함으로써 후속 포토레지스트를 제거하는 스트립 공정시 남아있는 폴리머의 제거가 용이하며, 알루미늄으로 형성된 금속막 패턴의 경우, 플라즈마 식각시 잔존하는 Cl을 제거함으로써 금속막의 부식을 방지할 수 있으며, 따라서 비부식 마진(anti-corrosion margin)을 확보할 수 있다.
(실시예)
이하, 도 2a 내지 도 2c를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 보여주는 단면 사시도이다.
도 2a를 참조하면, 본 발명의 반도체 장치의 금속 배선 형성 방법은, 먼저 절연막(100) 상에 차례로 적층되어 있는 배리어막(102)과 금속막을 포토레지스트막 패턴(PR)(106)을 마스크로 사용하여 건식 식각함으로써 배선을 위한 금속막 패턴(104)이 형성된다. 상기 금속막은 알루미늄과 텅스텐 중 어느 하나가 사용된다.
상기 금속막이 알루미늄일 경우, 앞서 상술한 바와 같이 금속막 패턴(104) 형성을 위한 식각 공정은 Cl(chlorine) 가스로 수행되는데, 식각 공정시 상기 Cl 가스가 상기 Al(104) 및 PR(106)과 반응하여 생긴 비휘발성의 폴리머(polymer)(108)가 도 1a와 같이, 상기 금속막 패턴(104)의 측면에 증착된다. 상기 폴리머(108)는 Cl을 함유하고 있기 때문에 대기 중의 H2O와 반응하여 상기 금속막 패턴(104)의 부식을 유발할 수 있다.
그리고, 상기 금속막이 텅스텐일 경우, 상기 금속막 패턴(104) 형성을 위한 식각 공정은 SF6가스로 수행되는데, 식각 공정시 상기 알루미늄의 경우와 같이, 폴리머가 금속막 패턴(104)의 측면에 증착된다.
상기 언급한 문제점을 해결하기 위해 본 발명에서는 상기 금속막 패턴(104)의 식각 공정을 수행한 챔버에서 불소(fluorine:이하 F) 가스를 포함한 식각 가스를 사용하여 플라즈마 식각이 수행된다. 상기 식각 가스는 구체적으로 CH4와 SF6중 어느 하나이다.
상기 F를 포함한 식각 가스는 상기 폴리머와 반응하여 도 2b와 같이, 금속막 패턴(104)의 측면에 증착되어 있는 폴리머(108)의 일부를 제거할 수 있으며, 알루미늄으로 형성된 금속막 패턴일 경우에는 잔존하는 Cl도 휘발시켜 부식을 방지할 수 있다(도면에 미도시).
다음에는, 상기 금속막 패턴(104) 상에 있는 PR(106)과 측면에 남아있는 폴리머(108)를 제거하기 위한 애싱 공정이 수행된다. 상기 공정은 진공 상태에서 웨이퍼를 스트립 챔버(strip chamber)로 옮긴 후에 수행된다. 상기 플라즈마 식각 공정에서 F를 함유한 식각 가스로 딱딱한 폴리머(108)를 어느 정도 제거한 후, 상기 애싱 공정을 수행함으로써 잔존하는 폴리머(108)의 제거가 용이하다.
따라서, 상기 금속막 패턴(104) 양측의 폴리머(108)는 도 2c와 같이, 완전히 제거되어 금속막 패턴(104)만 남게 되고, 알루미늄으로 형성된 금속막 패턴(104)의 경우 부식을 유발할 수 있는 Cl 또한 완전히 제거하여 비부식 마진(anti-corrosion margin)을 확보할 수 있다.
본 발명은 금속막 패턴 형성시 측면에 증착된 폴리머를 F를 함유한 식각 가스로 플라즈마 식각하여 딱딱한 폴리머를 제거함으로써 후속 포토레지스트를 제거하는 스트립 공정시 남아있는 폴리머의 제거가 용이하며, 알루미늄으로 형성된 금속막 패턴의 경우, 플라즈마 식각시 잔존하는 Cl을 제거함으로써 금속막의 부식을 방지할 수 있으며, 따라서 비부식 마진(anti-corrosion margin)을 확보할 수 있는 효과가 있다.

Claims (5)

  1. 절연막 상에 배선 형성을 위한 금속막을 형성하는 단계와;
    포토레지스트막 패턴을 마스크로 사용하여 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계와;
    상기 금속막 패턴 형성시 상기 금속막 패턴의 측면에 폴리머가 형성되고,
    불소(F)를 함유한 식각 가스로 상기 폴리머를 플라즈마 식각하는 단계 및;
    애싱 공정으로 상기 포토레지스트막 패턴 및 남아있는 폴리머를 제거하는 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속막은 알루미늄과 텅스텐 중 어느 하나인 반도체 장치의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 금속막이 알루미늄일 경우 Cl을 함유한 식각 가스를 사용하여 패터닝 하고, 상기 금속막이 텅스텐일 경우 SF6식각 가스를 사용하여 패터닝하는 반도체 장치의 금속 배선 형성 방법
  4. 제 1 항에 있어서,
    상기 금속막이 알루미늄일 경우, Cl을 함유한 식각 가스로 식각 되고, 상기 플라즈마 식각시 Cl을 함유한 폴리머를 제거하여 상기 Cl이 H2O와 반응하여 형성되는 HCl에 의한 상기 금속막 패턴의 부식을 방지하는 반도체 장치의 금속 배선 형성 방법
  5. 제 1 항에 있어서,
    상기 불소를 함유한 식각 가스는 CH4와 SF6중 어느 하나인 반도체 장치의 금속 배선 형성 방법.
KR1019980045137A 1998-10-27 1998-10-27 반도체 장치의 금속 배선 형성 방법 KR20000027241A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045137A KR20000027241A (ko) 1998-10-27 1998-10-27 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045137A KR20000027241A (ko) 1998-10-27 1998-10-27 반도체 장치의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20000027241A true KR20000027241A (ko) 2000-05-15

Family

ID=19555568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045137A KR20000027241A (ko) 1998-10-27 1998-10-27 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20000027241A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052168A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 소자의 금속 배선 패턴 방법
KR100727702B1 (ko) * 2005-12-28 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 구리배선 제조방법
US7468319B2 (en) 2004-07-20 2008-12-23 Dongbu Electronics Co., Ltd. Method for preventing a metal corrosion in a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052168A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 소자의 금속 배선 패턴 방법
US7468319B2 (en) 2004-07-20 2008-12-23 Dongbu Electronics Co., Ltd. Method for preventing a metal corrosion in a semiconductor device
KR100727702B1 (ko) * 2005-12-28 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 구리배선 제조방법

Similar Documents

Publication Publication Date Title
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
US6846569B2 (en) Carbon-doped hard mask and method of passivating structures during semiconductor device fabrication
JP2004006656A (ja) フォトレジスト及びポリマ残留物の除去方法
KR100262506B1 (ko) 반도체 소자의 제조 방법
KR20000027241A (ko) 반도체 장치의 금속 배선 형성 방법
CN100527367C (zh) 堆栈结构以及以此堆栈结构图案化的方法
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR20000033379A (ko) 금속 배선 형성 방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
KR20030059418A (ko) 반도체 소자의 제조방법
KR100587598B1 (ko) 금속 배선 형성 방법
KR100249384B1 (ko) 접촉홀 형성방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990059188A (ko) 반도체 장치의 금속 배선 형성 방법
KR20000044876A (ko) 반도체 소자의 금속배선 형성 방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR100324596B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR940005626B1 (ko) 폴리실리콘 패턴 형성방법
KR100460039B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0166838B1 (ko) 반도체 소자의 금속배선 형성방법
KR0147674B1 (ko) 반도체장치 제조방법
KR100608326B1 (ko) 반도체소자의 전극형성방법
KR100221625B1 (ko) 도선의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination