JP2004006656A - フォトレジスト及びポリマ残留物の除去方法 - Google Patents
フォトレジスト及びポリマ残留物の除去方法 Download PDFInfo
- Publication number
- JP2004006656A JP2004006656A JP2003032630A JP2003032630A JP2004006656A JP 2004006656 A JP2004006656 A JP 2004006656A JP 2003032630 A JP2003032630 A JP 2003032630A JP 2003032630 A JP2003032630 A JP 2003032630A JP 2004006656 A JP2004006656 A JP 2004006656A
- Authority
- JP
- Japan
- Prior art keywords
- solution
- polymer
- photoresist
- layer
- fence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 229920000642 polymer Polymers 0.000 title claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 57
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 22
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 10
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000000908 ammonium hydroxide Substances 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000015654 memory Effects 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 1
- 229910052717 sulfur Inorganic materials 0.000 claims 1
- 239000011593 sulfur Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000002253 acid Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 36
- 238000005530 etching Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/422—Stripping or agents therefor using liquids only
- G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/422—Stripping or agents therefor using liquids only
- G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】半導体装置にいかなるダメージももたらさずに、ＰＲ及び側壁ポリマフェンスを有効に除去すること。
【解決手段】誘電層の側壁ポリマフェンスを除去する方法は、酸性ＳＣ１，ＣＲ溶液を用いたウェット剥離プロセスであり、ＳＣ１溶液は、ＣＲ溶液の前に用いられる。ＳＣ１溶液は、側壁ポリマフェンスを除去するために、水酸化アンモニウム、硫酸、及び水を実質的に含み、ＣＲ溶液は、フォトレジストを除去するために、硫酸及び過酸化水素を実質的に含む。本発明のウェット剥離プロセスのキーは、ＳＣ１溶液が、酸化物損失の低減のために低温で用いられることである。本発明のウェット剥離プロセスは、完全に側壁ポリマフェンスを除去し、誘電層の酸化物損失を低減することができる。
【選択図】 図２
【解決手段】誘電層の側壁ポリマフェンスを除去する方法は、酸性ＳＣ１，ＣＲ溶液を用いたウェット剥離プロセスであり、ＳＣ１溶液は、ＣＲ溶液の前に用いられる。ＳＣ１溶液は、側壁ポリマフェンスを除去するために、水酸化アンモニウム、硫酸、及び水を実質的に含み、ＣＲ溶液は、フォトレジストを除去するために、硫酸及び過酸化水素を実質的に含む。本発明のウェット剥離プロセスのキーは、ＳＣ１溶液が、酸化物損失の低減のために低温で用いられることである。本発明のウェット剥離プロセスは、完全に側壁ポリマフェンスを除去し、誘電層の酸化物損失を低減することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、一般には、フォトレジスト及びポリマ残留物の除去方法に関し、特に、そして誘電層のようなパターン形成されるべき層にダメージを与えることなく側壁ポリマフェンスを除去する方法に関する。
【０００２】
【従来の技術】
半導体装置の製造プロセスにおいて、フォトレジスト（ＰＲ）は、典型的にはパターニングのためにマスクとして適用される。フォトレジスト層の下層の所望のパターニングが終了した後における重要なステップの１つは、完全にＰＲマスクを除去することである。
【０００３】
近年、プラズマエッチングガスを用いるドライエッチングプロセスは、ほとんど導電層のパターン形成を行うために適用される。ドライエッチングプロセスは、制御が容易であり、鮮明なパターンを生成するという利点を有する。しかしながら、欠点は、ドライエッチングプロセスは架橋されて硬化したフォトレジストを生み出すということであり、その結果、フォトレジストを除去することは困難となる。頑強なフォトレジストを除去するために、よりアグレッシブな剥離剤を選択する必要がある。しかしながら、強い剥離剤は、電気的特性が変化するといった問題を引き起こすことにより、有害となり、半導体装置にダメージを与える。半導体装置のうちのいくつか、特にフラッシュメモリに関しては、ダメージを回避するために注意深く剥離剤を選択しなければならない。
【０００４】
フォトレジストの残留物が残る場合には、さらなる問題が生じるかもしれない。例えば、エッチングプロセスの後には、ポリマ層は、ビアコンタクトホールの側壁上で頻繁に形成される。これは、結果として側壁ポリマフェンスと称される。側壁ポリマフェンスは、高抵抗のビアといった半導体装置の劇的な欠点を引き起こす。したがって、側壁ポリマフェンスは、完全に除去されるべきである。
【０００５】
以下の段落では、フラッシュメモリを取り上げ、フォトレジストを除去する従来の方法と、フラッシュメモリの側壁ポリマフェンスとについて、図１乃至図３を用いて説明する。
【０００６】
図１は、誘電層及びパターンのあるＰＲが形成されたフラッシュメモリ基板の断面図である。誘電層１０２は、ボトム酸化（トンネル酸化）層１０４と、窒化ケイ素（ＳｉＮ）層１０６と、トップ酸化層１０８とを含み、基板１００上に積層される。フォトレジスト（ＰＲ）層は、さらに誘電層１０２の上に積層され、パターン化されたＰＲ１１０を形成するために現像される。
【０００７】
図２は、パターンエッチングプロセスに続く図１のフラッシュメモリである。基板１００上に積層された誘電層１０２は、パターン化されたＰＲ１１０にしたがってエッチングされる。エッチングは、ボトム酸化層１０４のトップ上で止まるように制御され、これにより、ビアコンタクトホール１１４を形成する。パターンエッチングプロセスの後、側壁ポリマフェンス１１２は、一般に、フォトレジスト及び誘電層１０２に反応することによってパターン化されたフォトレジスト１１０及びビアコンタクトホール１１４の側壁上に形成される。
【０００８】
図３は、従来の方法によってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。従来では、ＰＲ１１０（図２）は、酸素（Ｏ２）プラズマを用いたドライ剥離法によって除去され、続いて、側壁ポリマフェンス１１２が、化学的酸性溶液によって除去される。共通の酸性溶液は、ＣＲ溶液と称され、これは、硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）を実質的に含む。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＰＲを除去するステップにおいて実行されるドライエッチは、側壁ポリマフェンス１１２を強固にし、除去するのを困難とする。
【００１０】
したがって、図３に示すように、ＣＲ溶液によって剥離された後であっても、ポリマ残留物１１６は、なお側壁上に残存することになる。また、ＰＲ１１０が除去されたことから、露出したトップ酸化層１０８は、酸性ＣＲ溶液によって損傷され、フラッシュメモリの電気的特性の変化が引き起こされる。さらに、完全に側壁ポリマフェンス１１２を除去するために、よりアグレッシブな剥離剤が選択されて適用される。したがって、トップ酸化層１０８が相当に損失するという欠点が生じる。
【００１１】
上述したように、半導体装置にいかなるダメージももたらさずに、ＰＲ及び側壁ポリマフェンスを有効に除去することは、製造業者にとって主要な関心事となっている。
【００１２】
【課題を解決するための手段】
本発明は、側壁ポリマフェンスのようなポリマ残留物を効率的に除去し、また、誘電層（ＯＮＯ層）の損傷を低減するようなフォトレジスト及びポリマ残留物の除去方法を提供することを目的とする。
【００１３】
本発明は、フォトレジスト及びポリマ残留物の除去方法であって、少なくとも１層を直下に形成するためにフォトレジストマスクが用いられる一方で、ポリマ残留物が望まれなく形成されており、（ａ）約３０℃乃至４０℃の範囲の温度で、水酸化アンモニウム、硫酸、及び水を実質的に含むＳＣ１溶液を用いるステップと、（ｂ）硫酸及び過酸化水素を実質的に含むＣＲ溶液を用いるステップとを備えるフォトレジスト及びポリマ残留物の除去方法を提供することにより、上記確認した目的を達成する。
【００１４】
本発明の他の目的、特徴及び利点は、好適な以下の詳細な説明から明らかとなるであるが、実施例を制限するものではない。以下の説明は、付随する図面を参照してなされる。
【００１５】
【発明の実施の形態】
以下の説明では、ビアコンタクトホールがエッチングされた後に、フォトレジスト（ＰＲ）及び側壁フェンスポリマを除去するプロセスの例示としてフラッシュメモリを取り上げる。しかしながら、本発明のプロセスがこれに制限されるものではなく、他の半導体装置に適用することができることは明らかである。また、本発明を不明瞭にすることを回避するために、本発明に直接関連しないよく知られた要素は、示されず、又は説明されない。したがって、明細書及び図面は、限定的な意味ではなく、説明の意味としてみなされるべきである。
【００１６】
ビアコンタクトホールを形成するためのエッチングプロセスは、従来の方法をとることができる。図１及び図２を再びみてみると、誘電層１０２が積層される基板１００は、フォトレジスト層で覆われ、フォトレジスト層は、さらに、露光及び現像といったフォトリソグラフィによってパターン化される。誘電層１０２、すなわち、ＯＮＯ層は、ボトム酸化（トンネル酸化）層１０４と、窒化ケイ素（ＳｉＮ）層１０６と、トップ酸化層１０８とを含む。そして、パターン化されたフォトレジスト（ＰＲ）１１０は、マスクとしての役目を果たし、ＯＮＯ層は、さらに、ビアコンタクトホール１１４を形成するためにエッチングされる。フォトレジスト１１０及びビアコンタクトホール１１４の側壁上に残存するポリマ残留物は、側壁ポリマフェンス１１２となって現れる。
【００１７】
半導体装置にいかなるダメージももたらさずに、ＰＲ及び側壁フェンスポリマを有効に除去するために、いくつかの剥離プロセスが、望ましい解決策を見つけ出すために本発明の発明者によって開発され実験された。剥離プロセスは、ＡＭＴ ＭＰＸ＋／Ｍｘｐ又はＬＡＭ９４００のいずれかのパターンエッチングツールによって実行されるパターンエッチングプロセスの後に導入される。各剥離プロセスの後に、ビアコンタクトホールの周囲といった側壁を、いくらかのポリマ残留物が残存しているかどうかを確かめるために観察し、さらに、フラッシュメモリ装置を、電気的特性が安定しているかどうかを確かめるためにテストした。その結果は、表１に要約されている。
【００１８】
表１における従来の剥離プロセス（１）を参照する。この従来の剥離プロセス（１）は、ＡＭＴ ＭＰＸ＋／Ｍｘｐエッチングツールによって実行されるパターンエッチングプロセス（ＯＮＯ層）の後に、ドライ剥離（Ｏ２プラズマ）とウェット剥離（ＣＲ溶液）とを用いるものである。従来の剥離プロセス（１）を適用することにより、僅かなポリマ残留物が残存し、僅かな歩留まり低下が生じる。しかしながら、パターンエッチングプロセス（ＯＮＯ層）がＬＡＭ９４００エッチングツールによって行なわれるという点を除いて剥離プロセス（１）と類似する剥離プロセス（２）は、ポリマ残留物が多量に残存し、歩留まり低下が４０％にまでなるという重大な問題を生じる。
【００１９】
したがって、一連の剥離プロセスは、ＬＡＭ９４００エッチングツールによってパターン化された後に、フラッシュメモリの側壁ポリマフェンス及びＰＲを除去するために開発された。プロセス及び結果は、以下に説明される。
【００２０】
剥離プロセス（３）では、ドライ剥離プロセスに続くウェット剥離プロセスが適用される。非常に強い酸化剤であるフッ化水素（ＨＦ）溶液は、効率的に側壁ポリマフェンスを除去するために、ＣＲ溶液の前にウェット剥離プロセスにおいてさらに用いられる。しかしながら、ＨＦ溶液は、ＯＮＯ層、特に露出したトップ酸化層１０８に対して、アグレッシブすぎて有害である。したがって、結果は、装置の電気的特性の安定の指標であるＧＣＲ（ゲートカップリング比率）が変化するということを示している。
【００２１】
剥離プロセス（４），（５）の両者では、側壁ポリマフェンスを除去するためにＣＲ溶液が２回用いられる。しかしながら、Ｏ２プラズマによるドライ剥離は、剥離プロセス（４）に適用され、剥離プロセス（５）には適用されない。剥離プロセス（４），（５）の結果は、ＣＲ溶液が２回用いられても、ポリマ残留物がなお側壁上に残存することを示している。また、この結果は、剥離プロセス（４）のドライ剥離が、剥離プロセス（５）よりも多量のポリマ残留物を生じるということを著しく示している。したがって、これは、ドライ剥離が、側壁ポリマフェンスが強固となり除去するのが困難となるようにならしめることを証明している。
【００２２】
ＣＲ溶液のみを用いるウェット剥離プロセスは、ポリマ除去の要求を満たすことができないことから、他の化学溶液とＣＲ溶液とを組み合わせるウェット剥離プロセスが、さらに適用される。本発明によれば、ＳＣ１溶液及びＣＲ溶液（両方の溶液とも酸性化合物の混合物である）を用いるウェット剥離プロセスは、側壁ポリマフェンスを有効に除去することがわかり、ＯＮＯ層に全く有害ではない。側壁ポリマフェンスの除去のために一般に用いられるＣＲ溶液は、硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）を実質的に含む。ポリマを除去するために高温アプローチ（約８５℃〜９０℃）で用いられたＳＣ１溶液は、水酸化アンモニウム（ＮＨ４ＯＨ）、硫酸（Ｈ２ＳＯ４）、及び水（Ｈ２Ｏ）を実質的に含む。本発明では、基本的に、ＣＲ溶液がＰＲの除去を担い、ＳＣ１溶液が側壁ポリマフェンスの除去を担う。さらに、本発明のキーは、ＯＮＯ層のダメージの低減のために、低温アプローチでＳＣ１溶液を用いる必要があることである。
【００２３】
剥離プロセス（６）では、ＣＲ溶液は、ＳＣ１溶液の前に用いられる。これに対して、剥離プロセス（７）では、ＳＣ１溶液は、ＣＲ溶液の前に用いられる。この結果は、表１に示すように、剥離プロセス（６），（７）のウェット剥離によって側壁ポリマフェンスが完全に除去されたことを示している。しかしながら、剥離プロセス（６）には、ＧＣＲ（ゲートカップリング比率）が変化するという問題がある。この結果は、酸性ＳＣ１溶液が、側壁ポリマを除去するだけでなく、ＰＲがない状態でのＯＮＯ層を損傷することを証明しており、これにより、ＧＣＲの値が、装置の電気的特性の安定が変化したことを表すものとなった。
【００２４】
したがって、剥離プロセス（７）は、有効に側壁ポリマフェンスを除去するのに望ましい解決策であり、フラッシュメモリのような半導体装置に対して害を有していない。本発明の剥離プロセスの詳細を、以下に説明する。まず、フォトレジスト（ＰＲ）１１０（図２）がある状態で、ＯＮＯ層を損傷することなく、側壁ポリマフェンス１１２（図２）が、ＮＨ４ＯＨ、Ｈ２ＳＯ４、及びＨ２Ｏを実質的に含むＳＣ１溶液によって完全に除去される。次に、ＰＲ１１０が、Ｈ２ＳＯ４及びＨ２Ｏ２を実質的に含むＣＲ溶液によって除去される。さらに、側壁ポリマフェンス１１２を除去したことの影響による酸化物損失及びメンテナンスの低減を考慮して、ＳＣ１溶液は、およそ、３０℃乃至４０℃の範囲の低温で２４０〜５４０秒間用いられる。ＣＲ溶液のオペレーション条件については、既知の技術が実行される。本発明の望ましい剥離プロセスにしたがってフォトレジスト及び側壁ポリマフェンスを除去した後において、ポリマ残留物が残存していないフラッシュメモリのビアコンタクトホール４１４の周囲部分を、図４に示す。また、本発明の剥離プロセス（７）をうける装置は、電気的特性の安定といった装置性能のテストに合格する。これは、図４のフラッシュメモリの誘電層（ＯＮＯ層）４０２が、本発明のウェット剥離プロセスの後にダメージをうけていないこと意味している。
【００２５】
要約すると、剥離プロセス（７）によって表されるような、フラッシュメモリの誘電層の側壁ポリマフェンスを除去する望ましい方法は、ＳＣ１，ＣＲ溶液を用いるウェット剥離プロセスのアプリケーションである。また、ＳＣ１溶液は、最初に用いられ、ＣＲ溶液は、後の順序にくる。本発明によるウェット剥離プロセスは、側壁ポリマフェンス及びフォトレジストを容易に除去することができるだけでなく、良好にＯＮＯ層の損傷を低減してＧＣＲの変化を回避することができる。さらに、本発明の剥離プロセスは、ＡＭＴ ＭＰＸ＋／Ｍｘｐのパターンエッチングツールによってパターン化された半導体装置にも適用可能である。
【００２６】
本発明は、例示及び望ましい具体例の方法によって説明したが、開示された具体例に制限されないことは理解されるべきである。これに対して、様々な変形例並びに同様の配列及び処理をカバーすることが意図される。また、添付したクレームの範囲は、そのような変形例並びに同様の配列及び処理を全て包含するために、最も広く解釈されるべきである。
【００２７】
【表１】
【図面の簡単な説明】
【図１】図１は、誘電層及びパターンのあるＰＲが形成されたフラッシュメモリ基板の断面図である。
【図２】図２は、パターンエッチングプロセスに続く図１のフラッシュメモリである
【図３】図３（従来技術）は、従来の方法によってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。
【図４】図４は、本発明の望ましい剥離プロセスにしたがってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。
【符号の説明】
１００ 基板
１０２ 誘電層
１０４ ボトム酸化（トンネル酸化）層
１０６ 窒化ケイ素（ＳｉＮ）層
１０８ トップ酸化層
１１０ フォトレジスト（ＰＲ）層
１１２ 側壁ポリマフェンス
１１４ ビアコンタクトホール
１１６ ポリマ残留物
４００ 基板
４０２ 誘電層
４０４ ボトム酸化（トンネル酸化）層
４０６ 窒化ケイ素（ＳｉＮ）層
４０８ トップ酸化層
４１４ ビアコンタクトホール
【発明の属する技術分野】
本発明は、一般には、フォトレジスト及びポリマ残留物の除去方法に関し、特に、そして誘電層のようなパターン形成されるべき層にダメージを与えることなく側壁ポリマフェンスを除去する方法に関する。
【０００２】
【従来の技術】
半導体装置の製造プロセスにおいて、フォトレジスト（ＰＲ）は、典型的にはパターニングのためにマスクとして適用される。フォトレジスト層の下層の所望のパターニングが終了した後における重要なステップの１つは、完全にＰＲマスクを除去することである。
【０００３】
近年、プラズマエッチングガスを用いるドライエッチングプロセスは、ほとんど導電層のパターン形成を行うために適用される。ドライエッチングプロセスは、制御が容易であり、鮮明なパターンを生成するという利点を有する。しかしながら、欠点は、ドライエッチングプロセスは架橋されて硬化したフォトレジストを生み出すということであり、その結果、フォトレジストを除去することは困難となる。頑強なフォトレジストを除去するために、よりアグレッシブな剥離剤を選択する必要がある。しかしながら、強い剥離剤は、電気的特性が変化するといった問題を引き起こすことにより、有害となり、半導体装置にダメージを与える。半導体装置のうちのいくつか、特にフラッシュメモリに関しては、ダメージを回避するために注意深く剥離剤を選択しなければならない。
【０００４】
フォトレジストの残留物が残る場合には、さらなる問題が生じるかもしれない。例えば、エッチングプロセスの後には、ポリマ層は、ビアコンタクトホールの側壁上で頻繁に形成される。これは、結果として側壁ポリマフェンスと称される。側壁ポリマフェンスは、高抵抗のビアといった半導体装置の劇的な欠点を引き起こす。したがって、側壁ポリマフェンスは、完全に除去されるべきである。
【０００５】
以下の段落では、フラッシュメモリを取り上げ、フォトレジストを除去する従来の方法と、フラッシュメモリの側壁ポリマフェンスとについて、図１乃至図３を用いて説明する。
【０００６】
図１は、誘電層及びパターンのあるＰＲが形成されたフラッシュメモリ基板の断面図である。誘電層１０２は、ボトム酸化（トンネル酸化）層１０４と、窒化ケイ素（ＳｉＮ）層１０６と、トップ酸化層１０８とを含み、基板１００上に積層される。フォトレジスト（ＰＲ）層は、さらに誘電層１０２の上に積層され、パターン化されたＰＲ１１０を形成するために現像される。
【０００７】
図２は、パターンエッチングプロセスに続く図１のフラッシュメモリである。基板１００上に積層された誘電層１０２は、パターン化されたＰＲ１１０にしたがってエッチングされる。エッチングは、ボトム酸化層１０４のトップ上で止まるように制御され、これにより、ビアコンタクトホール１１４を形成する。パターンエッチングプロセスの後、側壁ポリマフェンス１１２は、一般に、フォトレジスト及び誘電層１０２に反応することによってパターン化されたフォトレジスト１１０及びビアコンタクトホール１１４の側壁上に形成される。
【０００８】
図３は、従来の方法によってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。従来では、ＰＲ１１０（図２）は、酸素（Ｏ２）プラズマを用いたドライ剥離法によって除去され、続いて、側壁ポリマフェンス１１２が、化学的酸性溶液によって除去される。共通の酸性溶液は、ＣＲ溶液と称され、これは、硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）を実質的に含む。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＰＲを除去するステップにおいて実行されるドライエッチは、側壁ポリマフェンス１１２を強固にし、除去するのを困難とする。
【００１０】
したがって、図３に示すように、ＣＲ溶液によって剥離された後であっても、ポリマ残留物１１６は、なお側壁上に残存することになる。また、ＰＲ１１０が除去されたことから、露出したトップ酸化層１０８は、酸性ＣＲ溶液によって損傷され、フラッシュメモリの電気的特性の変化が引き起こされる。さらに、完全に側壁ポリマフェンス１１２を除去するために、よりアグレッシブな剥離剤が選択されて適用される。したがって、トップ酸化層１０８が相当に損失するという欠点が生じる。
【００１１】
上述したように、半導体装置にいかなるダメージももたらさずに、ＰＲ及び側壁ポリマフェンスを有効に除去することは、製造業者にとって主要な関心事となっている。
【００１２】
【課題を解決するための手段】
本発明は、側壁ポリマフェンスのようなポリマ残留物を効率的に除去し、また、誘電層（ＯＮＯ層）の損傷を低減するようなフォトレジスト及びポリマ残留物の除去方法を提供することを目的とする。
【００１３】
本発明は、フォトレジスト及びポリマ残留物の除去方法であって、少なくとも１層を直下に形成するためにフォトレジストマスクが用いられる一方で、ポリマ残留物が望まれなく形成されており、（ａ）約３０℃乃至４０℃の範囲の温度で、水酸化アンモニウム、硫酸、及び水を実質的に含むＳＣ１溶液を用いるステップと、（ｂ）硫酸及び過酸化水素を実質的に含むＣＲ溶液を用いるステップとを備えるフォトレジスト及びポリマ残留物の除去方法を提供することにより、上記確認した目的を達成する。
【００１４】
本発明の他の目的、特徴及び利点は、好適な以下の詳細な説明から明らかとなるであるが、実施例を制限するものではない。以下の説明は、付随する図面を参照してなされる。
【００１５】
【発明の実施の形態】
以下の説明では、ビアコンタクトホールがエッチングされた後に、フォトレジスト（ＰＲ）及び側壁フェンスポリマを除去するプロセスの例示としてフラッシュメモリを取り上げる。しかしながら、本発明のプロセスがこれに制限されるものではなく、他の半導体装置に適用することができることは明らかである。また、本発明を不明瞭にすることを回避するために、本発明に直接関連しないよく知られた要素は、示されず、又は説明されない。したがって、明細書及び図面は、限定的な意味ではなく、説明の意味としてみなされるべきである。
【００１６】
ビアコンタクトホールを形成するためのエッチングプロセスは、従来の方法をとることができる。図１及び図２を再びみてみると、誘電層１０２が積層される基板１００は、フォトレジスト層で覆われ、フォトレジスト層は、さらに、露光及び現像といったフォトリソグラフィによってパターン化される。誘電層１０２、すなわち、ＯＮＯ層は、ボトム酸化（トンネル酸化）層１０４と、窒化ケイ素（ＳｉＮ）層１０６と、トップ酸化層１０８とを含む。そして、パターン化されたフォトレジスト（ＰＲ）１１０は、マスクとしての役目を果たし、ＯＮＯ層は、さらに、ビアコンタクトホール１１４を形成するためにエッチングされる。フォトレジスト１１０及びビアコンタクトホール１１４の側壁上に残存するポリマ残留物は、側壁ポリマフェンス１１２となって現れる。
【００１７】
半導体装置にいかなるダメージももたらさずに、ＰＲ及び側壁フェンスポリマを有効に除去するために、いくつかの剥離プロセスが、望ましい解決策を見つけ出すために本発明の発明者によって開発され実験された。剥離プロセスは、ＡＭＴ ＭＰＸ＋／Ｍｘｐ又はＬＡＭ９４００のいずれかのパターンエッチングツールによって実行されるパターンエッチングプロセスの後に導入される。各剥離プロセスの後に、ビアコンタクトホールの周囲といった側壁を、いくらかのポリマ残留物が残存しているかどうかを確かめるために観察し、さらに、フラッシュメモリ装置を、電気的特性が安定しているかどうかを確かめるためにテストした。その結果は、表１に要約されている。
【００１８】
表１における従来の剥離プロセス（１）を参照する。この従来の剥離プロセス（１）は、ＡＭＴ ＭＰＸ＋／Ｍｘｐエッチングツールによって実行されるパターンエッチングプロセス（ＯＮＯ層）の後に、ドライ剥離（Ｏ２プラズマ）とウェット剥離（ＣＲ溶液）とを用いるものである。従来の剥離プロセス（１）を適用することにより、僅かなポリマ残留物が残存し、僅かな歩留まり低下が生じる。しかしながら、パターンエッチングプロセス（ＯＮＯ層）がＬＡＭ９４００エッチングツールによって行なわれるという点を除いて剥離プロセス（１）と類似する剥離プロセス（２）は、ポリマ残留物が多量に残存し、歩留まり低下が４０％にまでなるという重大な問題を生じる。
【００１９】
したがって、一連の剥離プロセスは、ＬＡＭ９４００エッチングツールによってパターン化された後に、フラッシュメモリの側壁ポリマフェンス及びＰＲを除去するために開発された。プロセス及び結果は、以下に説明される。
【００２０】
剥離プロセス（３）では、ドライ剥離プロセスに続くウェット剥離プロセスが適用される。非常に強い酸化剤であるフッ化水素（ＨＦ）溶液は、効率的に側壁ポリマフェンスを除去するために、ＣＲ溶液の前にウェット剥離プロセスにおいてさらに用いられる。しかしながら、ＨＦ溶液は、ＯＮＯ層、特に露出したトップ酸化層１０８に対して、アグレッシブすぎて有害である。したがって、結果は、装置の電気的特性の安定の指標であるＧＣＲ（ゲートカップリング比率）が変化するということを示している。
【００２１】
剥離プロセス（４），（５）の両者では、側壁ポリマフェンスを除去するためにＣＲ溶液が２回用いられる。しかしながら、Ｏ２プラズマによるドライ剥離は、剥離プロセス（４）に適用され、剥離プロセス（５）には適用されない。剥離プロセス（４），（５）の結果は、ＣＲ溶液が２回用いられても、ポリマ残留物がなお側壁上に残存することを示している。また、この結果は、剥離プロセス（４）のドライ剥離が、剥離プロセス（５）よりも多量のポリマ残留物を生じるということを著しく示している。したがって、これは、ドライ剥離が、側壁ポリマフェンスが強固となり除去するのが困難となるようにならしめることを証明している。
【００２２】
ＣＲ溶液のみを用いるウェット剥離プロセスは、ポリマ除去の要求を満たすことができないことから、他の化学溶液とＣＲ溶液とを組み合わせるウェット剥離プロセスが、さらに適用される。本発明によれば、ＳＣ１溶液及びＣＲ溶液（両方の溶液とも酸性化合物の混合物である）を用いるウェット剥離プロセスは、側壁ポリマフェンスを有効に除去することがわかり、ＯＮＯ層に全く有害ではない。側壁ポリマフェンスの除去のために一般に用いられるＣＲ溶液は、硫酸（Ｈ２ＳＯ４）及び過酸化水素（Ｈ２Ｏ２）を実質的に含む。ポリマを除去するために高温アプローチ（約８５℃〜９０℃）で用いられたＳＣ１溶液は、水酸化アンモニウム（ＮＨ４ＯＨ）、硫酸（Ｈ２ＳＯ４）、及び水（Ｈ２Ｏ）を実質的に含む。本発明では、基本的に、ＣＲ溶液がＰＲの除去を担い、ＳＣ１溶液が側壁ポリマフェンスの除去を担う。さらに、本発明のキーは、ＯＮＯ層のダメージの低減のために、低温アプローチでＳＣ１溶液を用いる必要があることである。
【００２３】
剥離プロセス（６）では、ＣＲ溶液は、ＳＣ１溶液の前に用いられる。これに対して、剥離プロセス（７）では、ＳＣ１溶液は、ＣＲ溶液の前に用いられる。この結果は、表１に示すように、剥離プロセス（６），（７）のウェット剥離によって側壁ポリマフェンスが完全に除去されたことを示している。しかしながら、剥離プロセス（６）には、ＧＣＲ（ゲートカップリング比率）が変化するという問題がある。この結果は、酸性ＳＣ１溶液が、側壁ポリマを除去するだけでなく、ＰＲがない状態でのＯＮＯ層を損傷することを証明しており、これにより、ＧＣＲの値が、装置の電気的特性の安定が変化したことを表すものとなった。
【００２４】
したがって、剥離プロセス（７）は、有効に側壁ポリマフェンスを除去するのに望ましい解決策であり、フラッシュメモリのような半導体装置に対して害を有していない。本発明の剥離プロセスの詳細を、以下に説明する。まず、フォトレジスト（ＰＲ）１１０（図２）がある状態で、ＯＮＯ層を損傷することなく、側壁ポリマフェンス１１２（図２）が、ＮＨ４ＯＨ、Ｈ２ＳＯ４、及びＨ２Ｏを実質的に含むＳＣ１溶液によって完全に除去される。次に、ＰＲ１１０が、Ｈ２ＳＯ４及びＨ２Ｏ２を実質的に含むＣＲ溶液によって除去される。さらに、側壁ポリマフェンス１１２を除去したことの影響による酸化物損失及びメンテナンスの低減を考慮して、ＳＣ１溶液は、およそ、３０℃乃至４０℃の範囲の低温で２４０〜５４０秒間用いられる。ＣＲ溶液のオペレーション条件については、既知の技術が実行される。本発明の望ましい剥離プロセスにしたがってフォトレジスト及び側壁ポリマフェンスを除去した後において、ポリマ残留物が残存していないフラッシュメモリのビアコンタクトホール４１４の周囲部分を、図４に示す。また、本発明の剥離プロセス（７）をうける装置は、電気的特性の安定といった装置性能のテストに合格する。これは、図４のフラッシュメモリの誘電層（ＯＮＯ層）４０２が、本発明のウェット剥離プロセスの後にダメージをうけていないこと意味している。
【００２５】
要約すると、剥離プロセス（７）によって表されるような、フラッシュメモリの誘電層の側壁ポリマフェンスを除去する望ましい方法は、ＳＣ１，ＣＲ溶液を用いるウェット剥離プロセスのアプリケーションである。また、ＳＣ１溶液は、最初に用いられ、ＣＲ溶液は、後の順序にくる。本発明によるウェット剥離プロセスは、側壁ポリマフェンス及びフォトレジストを容易に除去することができるだけでなく、良好にＯＮＯ層の損傷を低減してＧＣＲの変化を回避することができる。さらに、本発明の剥離プロセスは、ＡＭＴ ＭＰＸ＋／Ｍｘｐのパターンエッチングツールによってパターン化された半導体装置にも適用可能である。
【００２６】
本発明は、例示及び望ましい具体例の方法によって説明したが、開示された具体例に制限されないことは理解されるべきである。これに対して、様々な変形例並びに同様の配列及び処理をカバーすることが意図される。また、添付したクレームの範囲は、そのような変形例並びに同様の配列及び処理を全て包含するために、最も広く解釈されるべきである。
【００２７】
【表１】
【図面の簡単な説明】
【図１】図１は、誘電層及びパターンのあるＰＲが形成されたフラッシュメモリ基板の断面図である。
【図２】図２は、パターンエッチングプロセスに続く図１のフラッシュメモリである
【図３】図３（従来技術）は、従来の方法によってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。
【図４】図４は、本発明の望ましい剥離プロセスにしたがってフォトレジスト及び側壁ポリマフェンスを除去した後の図２のフラッシュメモリである。
【符号の説明】
１００ 基板
１０２ 誘電層
１０４ ボトム酸化（トンネル酸化）層
１０６ 窒化ケイ素（ＳｉＮ）層
１０８ トップ酸化層
１１０ フォトレジスト（ＰＲ）層
１１２ 側壁ポリマフェンス
１１４ ビアコンタクトホール
１１６ ポリマ残留物
４００ 基板
４０２ 誘電層
４０４ ボトム酸化（トンネル酸化）層
４０６ 窒化ケイ素（ＳｉＮ）層
４０８ トップ酸化層
４１４ ビアコンタクトホール
Claims (8)
- フォトレジスト及びポリマ残留物の除去方法であって、
少なくとも１層を直下に形成するためにフォトレジストマスクが用いられる一方で、ポリマ残留物が望まれなく形成されており、
約３０℃乃至４０℃の範囲の温度で、水酸化アンモニウム、硫酸、及び水を実質的に含むＳＣ１溶液を用いるステップと、
硫酸及び過酸化水素を実質的に含むＣＲ溶液を用いるステップとを備えることを特徴とするフォトレジスト及びポリマ残留物の除去方法。 - ポリマ残留物は、側壁ポリマフェンスであること
を特徴とする請求項１記載のフォトレジスト及びポリマ残留物の除去方法。 - フォトレジスト層の下層は、誘電層であり、
誘電層は、トップ酸化層と、窒化ケイ素層と、ボトム酸化層（ＯＮＯ）とを含むこと
を特徴とする請求項１記載のフォトレジスト及びポリマ残留物の除去方法。 - ＳＣ１溶液を用いるステップでは、ポリマ残留物が、約２４０〜５４０秒間ＳＣ１溶液に晒されること
を特徴とする請求項１記載のフォトレジスト及びポリマ残留物の除去方法。 - ＳＣ１溶液を用いるステップでは、ポリマ残留物が、約３５℃の温度でＳＣ１溶液に晒されること
を特徴とする請求項１記載のフォトレジスト及びポリマ残留物の除去方法。 - 側壁ポリマフェンスを除去するために、水酸化アンモニウム、硫酸、及び水を実質的に含み、約３０℃乃至４０℃の範囲の温度で用いられるＳＣ１溶液と、フォトレジストを除去するために、硫酸及び過酸化水素を実質的に含むＣＲ溶液とを含み、ＳＣ１溶液をＣＲ溶液の前に用いてフォトレジスト及び誘電層の側壁ポリマフェンスを除去すること
を特徴とするウェット剥離プロセス。 - そのプロセスは、フラッシュメモリに適用可能であること
を特徴とする請求項６記載のウェット剥離プロセス。 - ＳＣ１溶液は、側壁ポリマフェンスを除去するために、約３５℃の温度で用いられること
を特徴とする請求項６記載のウェット剥離プロセス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091102315A TW556056B (en) | 2002-02-08 | 2002-02-08 | Method of removing photo-resist and polymer residue |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004006656A true JP2004006656A (ja) | 2004-01-08 |
Family
ID=28037790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032630A Pending JP2004006656A (ja) | 2002-02-08 | 2003-02-10 | フォトレジスト及びポリマ残留物の除去方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030181055A1 (ja) |
| JP (1) | JP2004006656A (ja) |
| TW (1) | TW556056B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7556914B2 (en) | 2005-01-06 | 2009-07-07 | Panasonic Corporation | Pattern formation method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191584A1 (en) * | 2004-02-27 | 2005-09-01 | Kevin Shea | Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor |
| US7442319B2 (en) * | 2005-06-28 | 2008-10-28 | Micron Technology, Inc. | Poly etch without separate oxide decap |
| US20070215188A1 (en) * | 2006-03-20 | 2007-09-20 | Pkl Co., Ltd. | Device for cleaning a photomask |
| US20070227555A1 (en) * | 2006-04-04 | 2007-10-04 | Johnson Michael R | Method to manipulate post metal etch/side wall residue |
| WO2008138882A1 (en) * | 2007-05-14 | 2008-11-20 | Basf Se | Method for removing etching residues from semiconductor components |
| US20090211596A1 (en) * | 2007-07-11 | 2009-08-27 | Lam Research Corporation | Method of post etch polymer residue removal |
| US8153527B2 (en) * | 2008-10-13 | 2012-04-10 | Globalfoundries Singapore Pte. Ltd. | Method for reducing sidewall etch residue |
| US20100267225A1 (en) * | 2009-04-15 | 2010-10-21 | Lee Hyo-San | Method of manufacturing semiconductor device |
| US8394667B2 (en) | 2010-07-14 | 2013-03-12 | Micron Technology, Inc. | Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110833A (en) * | 1998-03-03 | 2000-08-29 | Advanced Micro Devices, Inc. | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation |
| US6240933B1 (en) * | 1997-05-09 | 2001-06-05 | Semitool, Inc. | Methods for cleaning semiconductor surfaces |
| US6375857B1 (en) * | 2000-04-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Method to form fuse using polymeric films |
| US6756315B1 (en) * | 2000-09-29 | 2004-06-29 | Cypress Semiconductor Corporation | Method of forming contact openings |
| US6306721B1 (en) * | 2001-03-16 | 2001-10-23 | Chartered Semiconductor Maufacturing Ltd. | Method of forming salicided poly to metal capacitor |
| US6479376B1 (en) * | 2001-03-16 | 2002-11-12 | Taiwan Semiconductor Manufacturing Company | Process improvement for the creation of aluminum contact bumps |
| US6579810B2 (en) * | 2001-06-21 | 2003-06-17 | Macronix International Co. Ltd. | Method of removing a photoresist layer on a semiconductor wafer |
-
2002
- 2002-02-08 TW TW091102315A patent/TW556056B/zh not_active IP Right Cessation
-
2003
- 2003-02-06 US US10/359,297 patent/US20030181055A1/en not_active Abandoned
- 2003-02-10 JP JP2003032630A patent/JP2004006656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7556914B2 (en) | 2005-01-06 | 2009-07-07 | Panasonic Corporation | Pattern formation method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW556056B (en) | 2003-10-01 |
| US20030181055A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100540477B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US20090294919A1 (en) | Method of forming a finfet and structure | |
| US8513132B2 (en) | Method for fabricating metal pattern in semiconductor device | |
| US7601589B2 (en) | Method of manufacturing flash memory device | |
| JP2004006656A (ja) | フォトレジスト及びポリマ残留物の除去方法 | |
| JP2004006902A (ja) | 半導体デバイスおよびその製造方法 | |
| US7691741B2 (en) | Method of forming bit line in semiconductor device | |
| CN100565817C (zh) | 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007013104A (ja) | 半導体素子の製造方法 | |
| US20020177309A1 (en) | Method for removing residual polymer after the dry etching process and reducing oxide loss | |
| KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
| US7498221B2 (en) | Method of forming gate of semiconductor device | |
| US6989331B2 (en) | Hard mask removal | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| KR100484896B1 (ko) | 금속 식각 공정 시 금속 부식 방지 방법 | |
| KR100590378B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100861312B1 (ko) | 반도체 소자의 제조방법 | |
| KR100560294B1 (ko) | 반도체 소자의 자기정렬 콘택 형성 방법 | |
| KR20070002837A (ko) | 반도체소자의 제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR20050073369A (ko) | 반도체 소자의 게이트 라인 형성 방법 | |
| KR20000027241A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR20110076661A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20040253830A1 (en) | [method for removing silicon nitride film] |