KR0166838B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR0166838B1
KR0166838B1 KR1019950033060A KR19950033060A KR0166838B1 KR 0166838 B1 KR0166838 B1 KR 0166838B1 KR 1019950033060 A KR1019950033060 A KR 1019950033060A KR 19950033060 A KR19950033060 A KR 19950033060A KR 0166838 B1 KR0166838 B1 KR 0166838B1
Authority
KR
South Korea
Prior art keywords
layer
etching
barrier metal
tungsten
tin barrier
Prior art date
Application number
KR1019950033060A
Other languages
English (en)
Inventor
하재희
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950033060A priority Critical patent/KR0166838B1/ko
Application granted granted Critical
Publication of KR0166838B1 publication Critical patent/KR0166838B1/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 폴리머 식각시 공정시간을 단축하는데 적합하도록 한 금속 배선 형성방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 금속 배선 형성방법은 기판상에 Ti / TiN 베리어 메탈층과 텅스텐층을 차례로 형성하는 공정과, 배선층을 형성하기 위해 상기 텅스텐층과 Ti / TiN 베리어 메탈층을 선택 식각하는 공정과, 식각시 상기 텅스텐층과 Ti / TiN 베리어 메탈층 측벽에 형성된 폴리머를 건식식각으로 제거하는 공정을 포함하여 이루어진다.
따라서 공정이 간단하여 공정시간이 단축된다.

Description

반도체 소자의 금속 배선 형성방법
제1도는 종래의 금속 배선 형성 공정단면도.
제2도는 본 발명의 금속 배선 형성 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : Ti / TiN 베리어메탈층
3 : 텅스텐층 4 : 포토레지스트
5 : 폴리머
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 폴리머(polymer)식각시 공정 시간을 단축하는데 적합하도록 한 반도체 소자의 금속 배선 형성방법이다.
일반적으로 반도체 소자의 집적화 기술이 발전함에 따라 반도체 소자의 제조 공정마다 고정도 미세 가공법이 필요하게 되었다.
반도체 장치에서 서브 마이크론(submicron) 이하의 고집적 소자 제작에는 빠른 응답속도, 높은 집적도를 얻기 위한 다층배선 구조가 필수적이며 이러한 다층 배선 구조가 높은 신뢰성을 갖기 위해서는 전극재료의 컨포멀(conformal)한 형성이 중요하다.
배선 재료로 사용되는 텅스텐(W) 배선 형성시 텅스텐 식각의 주 에천트(Etchant)인 플루오린(F)을 포함하는 가스와 비등방성 식각 프로파일(profile)유지를 위해 클로린(Cl2)이나 니트로겐(N2)가스를 첨가한다.
상기의 가스를 첨가시킴으로써 텅스텐 클로라이드나 텅스텐 나이트라이드 등 극히 낮은 증기압(Vapor Pressure)를 갖는 물질들이 형성된다.
이들 물질은 텅스텐 배선 측벽(side wall)을 페시베이션(passivation : 디바이스에 영향을 주는 각종 외부 요인을 제거하기 위해 반도체 디바이스 표면에 어떤 종류의 처리를 하여 특성의 안정화를 도모한다)시키고 비등방성 식각 프로파일(profile)을 유지시킬 수 있다.
그러나 텅스텐 배선 측벽에 과도의 스컴(scum)성 폴리머(polymer)가 생겨 미세 텅스텐 배선 형성시에 선폭증가(Critical Demension : CD Gain)을 유발하여 허용 선폭조절범위(약 0.3㎛)에 맞추어 공정을 진행시키기에 많은 어려움을 준다.
또한, 텅스텐 배선 상부에도 귀모양의 스컴(scum)성 폴리머(polymer)가 남아 후속 공정을 어렵게 한다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 금속 배선 형성방법을 설명하면 다음과 같다.
제1도는 종래의 금속 배선 형성방법 공정 단면도로써, 제1도(a)와 같이 기판(1)위에 Ti/TiN 배리어 메탈(barrier metal)층(2)과 텅스텐층(3)을 차례로 증착한다.
제1도(b)와 같이 텅스텐층(3)위에 포토레지스트(4)를 도포한 후 제1도(c)와 같이 노광 및 현상공정을 행하여 금속 배선 형성영역을 정의한다.
제1도(d)와 같이 포토레지스트(4)를 마스크로 하여 텅스텐층(3)을 CF4또는 SF6/N2/Cl2혼합물 플라즈마(plasma)로 식각한 다음 Ti / TiN 베리어 메탈층(2)을 클로린(Cl2) 플라즈마로 식각한다.
이때, 식각후 텅스텐과 Ti / TiN 베리어 메탈층 측벽에 과도의 스컴(scum)성 폴리머(5)가 형성된다.
제1도(e)와 같이 포토레지스트(4)를 제거한 다음, 상기 측벽에 형성된 과도의 스컴(scum)성 폴리머(5)와 기판(1) 표면에 잔존하는 레지듀(Residue)를 제거하기 위해 습식각을 시행한다.
이때, 습식각 용액으로 질산용액(HNO3), ACT용액, 수산화암모늄과 초산 화합물(NH4OH/CH3COOH) 또는 BOE 용액을 사용한다.
따라서, 제1도(f)와 같이 상기 습식각 공정을 통해 급속 배선이 형성된다.
그러나 이와 같은 종래의 반도체 금속 배선 형성방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 측벽에 형성된 과도의 폴리머 제거를 위해 습식방법을 사용할 때 별도의 장비(wet bath 등)가 필요하기 때문에 비경제적이다.
둘째, 다단계의 공정(DI Rinse나 Drying 등)을 거쳐야 하기 때문에 복잡하고 공정시간이 길어지는 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써 측벽에 형성된 과도의 폴리머를 건식식각방법(Dry etching)으로 제거하여 공정을 단순화하고 보다 용이한 반도체 소자의 금속 배선 형성방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속 배선 형성방법은 기판상에 Ti / TiN 베리어 메탈층과 텅스텐층을 차례로 형성하는 공정과, 배선층을 형성하기 위해 상기 텅스텐층과 Ti / TiN 베리어 메탈층을 선택 식각하는 공정과, 식각이 상기 텅스텐층과 Ti / TiN 베리어 메탈층에 형성된 폴리머를 건식식각으로 제거하는 공정을 포함하여 이루어짐에 그 특징이 있다.
상기와 같이 본 발명의 반도체 소자의 금속 배선 형성방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 금속 배선 형성방법 공정단면도이다.
제2도(a)와 같이 기판(1)위에 Ti / TiN 베리어 메탈층(2)과 텅스텐층(3)을 차례로 증착한다.
제2도(b)와 같이 텅스텐층(3)위에 포토레지스트(4)를 도포한 후 제2도(c)와 같이 노광 및 현상공정을 행하여 금속배선영역을 정의한다.
제2도(d)와 같이 포토레지스트(4)를 마스크로 하여 텅스텐층(3)을 CF4또는 SF6/N2/Cl2혼합물 플라즈마로 식각한 다음 Ti / TiN 베리어 메탈층(2)을 클로린(Cl2) 플라즈마로 식각하여 형성한다.
이때, 식각시 ECR(Electron Cyclotron Resonance)식각장비를 사용한다.
식각 후 텅스텐층과 Ti / TiN 베리어 메탈층 측벽에 과도의 폴리머(5)가 형성되므로 이 과도의 폴리머(5) 제거를 위해 다음과 같은 조건을 만족시킨 건식각 방법을 이용한다.
첫째, ECR 식각장비에서 고밀도 SF6플라즈마를 발생시킨다.
이때 ECR 식각장비의 전극(Electrode) 온도를 0±10℃로 한다.
둘째, 고밀도 SF6플라즈마의 바이어스전력(Bias Power)을 5±2W로 하고 고밀도 SF6플라즈마의 챔버(chamber)압력을 15±3mT로 한다.
셋째, SF6가스의 유량을 40±10mT로 한다.
그래서 제2도(e)와 같이 과도의 폴리머가 제거된다.
제2도(f)와 같이 포토레지스트(4)를 제거하면 용이한 금속배선이 형성된다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 금속 배성 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 건식각 방법을 사용함으로써 과도의 폴리머 제거시 별도의 장비(습식각 방법시 Wet Bath 등)가 필요없어 경제적이다.
둘째, 공정이 간단하여 공정시간을 단축할 수 있다.
셋째, SF6가스의 유량을 이용하여 식각속도를 조절할 수 있다.
넷째, 짧은 공정시간으로 하부 절연층의 손실이 없다.

Claims (8)

  1. 기판상에 Ti / TiN 베리어 메탈층과 텅스텐층을 차례로 형성하는 공정과, 배선층을 형성하기 위해 상기 텅스텐층과 Ti / TiN 베리어 메탈층을 선택 식각하는 공정과, 식각시 상기 텅스텐층과 Ti / TiN 베리어 메탈층 측벽에 형성된 폴리머를 건식식각으로 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 텅스텐층과 Ti / TiN 베리어 메탈층 식각시 ECR 식각장비를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항 또는 제2항에 있어서, 텅스텐층 식각시 CF4또는 SF6/N2/Cl2혼합물 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항 또는 제2항에 있어서, Ti / TiN 베리어 메탈층 식각시 Cl2플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제1항에 있어서, 폴리머 제거시 고밀도 SF6플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제5항에 있어서, 고밀도 SF6플라즈마는 ECR 식각장비에서 발생하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제5항에 있어서, 고밀도 SF6플라즈마의 바이어스 전력을 5±2W로 하고, 챔버 압력은 15±3mT로 하며, SF6가스의 유량을 40±10mT로 함을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제6항 또는 제7항에 있어서, ECR 식각장비의 전극(Electrode)온도를 0±10℃로 하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019950033060A 1995-09-29 1995-09-29 반도체 소자의 금속배선 형성방법 KR0166838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033060A KR0166838B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033060A KR0166838B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR0166838B1 true KR0166838B1 (ko) 1999-02-01

Family

ID=19428617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033060A KR0166838B1 (ko) 1995-09-29 1995-09-29 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0166838B1 (ko)

Similar Documents

Publication Publication Date Title
JPS63104338A (ja) 複合絶縁層に傾斜のついた開口を形成する方法
JPH0218578B2 (ko)
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
JP2006013190A (ja) 半導体装置の製造方法
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
US5254213A (en) Method of forming contact windows
US5908735A (en) Method of removing polymer of semiconductor device
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US6271115B1 (en) Post metal etch photoresist strip method
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
US6921493B2 (en) Method of processing substrates
KR100262506B1 (ko) 반도체 소자의 제조 방법
US6077777A (en) Method for forming wires of semiconductor device
KR0166838B1 (ko) 반도체 소자의 금속배선 형성방법
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
JP2006032721A (ja) 半導体装置の製造方法
KR100542943B1 (ko) 반도체 소자의 리페어 식각 방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100236078B1 (ko) 반도체소자 식각방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
JP3487734B2 (ja) パターン形成方法
KR100312985B1 (ko) 반도체소자제조방법
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
JP2003017436A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee