JPS63104338A - 複合絶縁層に傾斜のついた開口を形成する方法 - Google Patents
複合絶縁層に傾斜のついた開口を形成する方法Info
- Publication number
- JPS63104338A JPS63104338A JP62179271A JP17927187A JPS63104338A JP S63104338 A JPS63104338 A JP S63104338A JP 62179271 A JP62179271 A JP 62179271A JP 17927187 A JP17927187 A JP 17927187A JP S63104338 A JPS63104338 A JP S63104338A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- etching
- layer
- photoresist
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000002131 composite material Substances 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 17
- 239000007800 oxidant agent Substances 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 9
- 150000002222 fluorine compounds Chemical class 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 description 23
- 239000005360 phosphosilicate glass Substances 0.000 description 18
- 238000004380 ashing Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はドライ・エツチング技術に関し、さらに詳しく
は、例えばリンケイ酸ガラス（Ｐ Ｓ Ｇ）と二酸化シ
リコン（Ｓ ｉ Ｏ２）のように少くとも２つのエツチ
ング速度の異なる誘電体材料からなる複合絶縁層におい
て、所望の制御された、スロープを持つテーパのついた
ヴアイア・ホールを形成する方法に関する。
は、例えばリンケイ酸ガラス（Ｐ Ｓ Ｇ）と二酸化シ
リコン（Ｓ ｉ Ｏ２）のように少くとも２つのエツチ
ング速度の異なる誘電体材料からなる複合絶縁層におい
て、所望の制御された、スロープを持つテーパのついた
ヴアイア・ホールを形成する方法に関する。
Ｂ、従来技術およびその問題点
半導体ウェーハ加工時に設けられた絶縁層に、フォトリ
ソグラフィおよびエツチング工程を経てヴアイア・ホー
ルを形成することは、ＶＬＳＩシリコン・チップの製造
過程の中で、重要かつクリティカルなことである。例え
ば、絶縁層にエツチングを施してヴアイア・ホールを設
け、続いてその上に金属層を付着して該ヴアイア・ホー
ルを充填し、下にあるポリシリコン・ランドあるいは単
結晶シリコン基板のような導電層との電気的な接触を形
成する。
ソグラフィおよびエツチング工程を経てヴアイア・ホー
ルを形成することは、ＶＬＳＩシリコン・チップの製造
過程の中で、重要かつクリティカルなことである。例え
ば、絶縁層にエツチングを施してヴアイア・ホールを設
け、続いてその上に金属層を付着して該ヴアイア・ホー
ルを充填し、下にあるポリシリコン・ランドあるいは単
結晶シリコン基板のような導電層との電気的な接触を形
成する。
能動／受動デバイスの集積化および超小型化が進む中で
、望めて小さなヴアイア・ホールを作る方法が求められ
ている。既知のウェット・エツチング加工はこの点で問
題がある。なぜなら、毛細管現象が起きるため、液状の
エツチング剤がヴアイア・ホールの底に届かないからで
ある。したがって、今日、１μ以下の直径の極めて小さ
なヴアイア・ホールを作る技術としては、プラズマ・エ
ツチングおよび反応性イオン・エッチングのようなドラ
イ・エツチング加工の方に可能性があるように思われる
。
、望めて小さなヴアイア・ホールを作る方法が求められ
ている。既知のウェット・エツチング加工はこの点で問
題がある。なぜなら、毛細管現象が起きるため、液状の
エツチング剤がヴアイア・ホールの底に届かないからで
ある。したがって、今日、１μ以下の直径の極めて小さ
なヴアイア・ホールを作る技術としては、プラズマ・エ
ツチングおよび反応性イオン・エッチングのようなドラ
イ・エツチング加工の方に可能性があるように思われる
。
残念なことに、ドライ・エツチング加工を使う場合、エ
ツチング方向は実質的に異方性、つまり垂直方向だけで
あり、したがって形成されるヴアイア・ホールに側壁は
実質的に垂直である。その結果、メタライゼーションの
際に、ステップの被覆に関する問題が発生する。すなわ
ち、ヴアイア・ホールの側壁上とステップとにおいて金
属層が他の場所よりもかなり薄くなるのである。このよ
うに金属の厚さが不規則になると、クラック発生の危険
性が高まったり、ランドの抵抗に変化が生じたりする。
ツチング方向は実質的に異方性、つまり垂直方向だけで
あり、したがって形成されるヴアイア・ホールに側壁は
実質的に垂直である。その結果、メタライゼーションの
際に、ステップの被覆に関する問題が発生する。すなわ
ち、ヴアイア・ホールの側壁上とステップとにおいて金
属層が他の場所よりもかなり薄くなるのである。このよ
うに金属の厚さが不規則になると、クラック発生の危険
性が高まったり、ランドの抵抗に変化が生じたりする。
その結果、その後にできる金属製ランドに開口が生じ、
チップに組み込まれた機能回路が全く故障してしまう結
果を招くことがある。
チップに組み込まれた機能回路が全く故障してしまう結
果を招くことがある。
したがって、そのようなりラックの発生を防ぐために、
これら接点開口のスロープにテーパをつけなければなら
ない。すなわち、金属の被覆が良好に行われるように、
できるだけスムーズ（約６０°）でなければならない。
これら接点開口のスロープにテーパをつけなければなら
ない。すなわち、金属の被覆が良好に行われるように、
できるだけスムーズ（約６０°）でなければならない。
このようなステップ被覆の問題を最小限に抑える、ある
いは好ましくは取り除くために、単一の誘電体材料から
なる絶縁層に設けるヴアイア・ホールのプロフィールに
スロープをつけるためのドライ・エツチング法の開発が
行われている。１つの方法として、スロープのついたプ
ロフィールを持つ通常のフォトレジスト・マスクを用い
ることが提案されている。
いは好ましくは取り除くために、単一の誘電体材料から
なる絶縁層に設けるヴアイア・ホールのプロフィールに
スロープをつけるためのドライ・エツチング法の開発が
行われている。１つの方法として、スロープのついたプ
ロフィールを持つ通常のフォトレジスト・マスクを用い
ることが提案されている。
すなわち、絶縁層に上に設けたパターン状のフォトレジ
スト・マスクにテーパのついたヴアイア・ホールを形成
する方法が提案されている。該方法によれば、構造体が
加熱されてレジストが軟化し、表面張力のためにテーパ
のついた壁が現像される。
スト・マスクにテーパのついたヴアイア・ホールを形成
する方法が提案されている。該方法によれば、構造体が
加熱されてレジストが軟化し、表面張力のためにテーパ
のついた壁が現像される。
下にある絶縁層がエッチされる際にマスクもある程度プ
ラズマ・ガスによる異方性の侵食を受けるので、絶縁層
には結果としてマスク・プロフィールが多かれ少なかれ
複製されることになる。
ラズマ・ガスによる異方性の侵食を受けるので、絶縁層
には結果としてマスク・プロフィールが多かれ少なかれ
複製されることになる。
しかし、この方法は、エッチ速度比を厚さの比に確実に
等しくしなければならないという困難があるとともに、
（レジストの現像の後の）ベーキング工程の際にフォト
レジスト・マスクによって装われる形に共形となるよう
にプロフィールが制限されるという点で１問題がある。
等しくしなければならないという困難があるとともに、
（レジストの現像の後の）ベーキング工程の際にフォト
レジスト・マスクによって装われる形に共形となるよう
にプロフィールが制限されるという点で１問題がある。
そこで、ある種のフォトレジスト組成の腐食（ｅｒｏｓ
ｉｏｎ）に対する感受性を利用する別の方法が考えられ
ている。上記腐食が実質的に等方性であり、エツチング
・プロセスの際にフォトレジストの等方性腐食を制御す
ることによって、異方性エツチングと同じ結果が得られ
ることが発見されている。
ｉｏｎ）に対する感受性を利用する別の方法が考えられ
ている。上記腐食が実質的に等方性であり、エツチング
・プロセスの際にフォトレジストの等方性腐食を制御す
ることによって、異方性エツチングと同じ結果が得られ
ることが発見されている。
このプロセスは、非標準的なフォトレジスト組成を用い
なければならない点に問題がある。
なければならない点に問題がある。
さらに、リソグラフィ条件、露光パラメータ。
表面トポグラフィ、およびホールの大きさといった様々
な変数がホール・プロフィールやディメンションに重大
な影響を及ぼすので、上記方法では精度を制御できず、
かつ結果に再現性をもたせろことも難しい。
な変数がホール・プロフィールやディメンションに重大
な影響を及ぼすので、上記方法では精度を制御できず、
かつ結果に再現性をもたせろことも難しい。
さらに、シリコン・チップ加工、特にＭＯＳＦＥＴの製
造においては、シリコン基板またはボリシリコン・ラン
ドの上の、少なくとも２つの互し）しこエツチング速度
の異なる誘電体材料からなる厚い複合絶縁層に、極めて
小さな接点用開口をエッチすることがしばしば行われる
。上記複合絶縁層の例としては、二酸化シリコン（Ｓｉ
ｎ、）層とその上に横たわるリンケイ酸ガラス（ＰＳＧ
）、Ｑからなるものがある。このような複合絶縁層を使
う場合、２つの材料のエツチング速度が違うにで、上記
精度のコントロールの問題はより深刻になる。
造においては、シリコン基板またはボリシリコン・ラン
ドの上の、少なくとも２つの互し）しこエツチング速度
の異なる誘電体材料からなる厚い複合絶縁層に、極めて
小さな接点用開口をエッチすることがしばしば行われる
。上記複合絶縁層の例としては、二酸化シリコン（Ｓｉ
ｎ、）層とその上に横たわるリンケイ酸ガラス（ＰＳＧ
）、Ｑからなるものがある。このような複合絶縁層を使
う場合、２つの材料のエツチング速度が違うにで、上記
精度のコントロールの問題はより深刻になる。
ウェット・エッチャントを使ってヴアイア・ホールをエ
ツチングする場合、ｐｓａの方が熱成長Ｓｉｎ、よりも
速くエツチングされるので、高密度回路としては開口が
太き（なりすぎてしまう。
ツチングする場合、ｐｓａの方が熱成長Ｓｉｎ、よりも
速くエツチングされるので、高密度回路としては開口が
太き（なりすぎてしまう。
まだ全面的にドライ・エツチング技術に従っているもの
の、複合絶縁層に傾斜したプロフィールを持つヴアイア
・ホールを設ける最初の試みが、本出願人によってなさ
れている。その試みは（ＣＨＦ、を用いる）エツチング
・ステップと（０，を用いる）アッシング・ステップを
連続させることを主眼としている。
の、複合絶縁層に傾斜したプロフィールを持つヴアイア
・ホールを設ける最初の試みが、本出願人によってなさ
れている。その試みは（ＣＨＦ、を用いる）エツチング
・ステップと（０，を用いる）アッシング・ステップを
連続させることを主眼としている。
上記方法の基本原理は、Ｉ Ｂ Ｍ Ｔｅｃｈｎｉｃａ
ｌＤｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、 ｖｏｌ
、 ２７、Ｈａ ６．１９８４年１１月、ｐ、３２５９
〜３２６０に掲載した“Ｍｕｌｔｉ−ｓｔｅｐ ｃｏｎ
ｔｏｕｒ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ”、および
同ｖｏ１．２８．＆７．１９８５年１２月、ｐ、３１３
６〜３１３７に掲載した“Ｍｕｌｔｉ−ｓｔｅｐ ｅｔ
ｃｈｉｎｇｏｆ ｄｉｓｓｉｍｉｌａｒ ｍａｔｅｒｉ
ａｌｓ ａｃｈｉｅｖｉＢｓｅｌｅｃｔｉｖｉｔｙ ａ
ｎｄ ５ｌｏｐｅ ｃｏｎｔｒｏｌ”において開示され
ている。
ｌＤｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、 ｖｏｌ
、 ２７、Ｈａ ６．１９８４年１１月、ｐ、３２５９
〜３２６０に掲載した“Ｍｕｌｔｉ−ｓｔｅｐ ｃｏｎ
ｔｏｕｒ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ”、および
同ｖｏ１．２８．＆７．１９８５年１２月、ｐ、３１３
６〜３１３７に掲載した“Ｍｕｌｔｉ−ｓｔｅｐ ｅｔ
ｃｈｉｎｇｏｆ ｄｉｓｓｉｍｉｌａｒ ｍａｔｅｒｉ
ａｌｓ ａｃｈｉｅｖｉＢｓｅｌｅｃｔｉｖｉｔｙ ａ
ｎｄ ５ｌｏｐｅ ｃｏｎｔｒｏｌ”において開示され
ている。
一例として、典型的なＣＦＥＴ製品の製造ラインにおい
て、フォトレジストによってマスクされたＰ Ｓ Ｇ
／ Ｓ ｘ Ｏｚ複合絶縁層にエツチングを施して接点
用ヴアイア・ホールを形成し、下にあるポリシリコン層
の一部を露出させる実験を行った。
て、フォトレジストによってマスクされたＰ Ｓ Ｇ
／ Ｓ ｘ Ｏｚ複合絶縁層にエツチングを施して接点
用ヴアイア・ホールを形成し、下にあるポリシリコン層
の一部を露出させる実験を行った。
このプロセスは、下記第１表のようなステップからなっ
ていた。
ていた。
第１表
＆１ エツチング ３．６分 アッシング ０
．４分Ｎα２ エツチング ３．１分 アッシ
ング ０．６分Ｎα３ エツチング ２．２分
アッシング １．１分Ｎα４ エツチング ０．５分
アッシング ２．２分Ｎａ５ エツチング
０．６分 アッシング ３．３分Ｎα６ エツチ
ング ０．７分 アッシング １．０分Ｎａ７
クリーニング １．０分 この「マルチ・ステップ」プロセスは、エツチング・ス
テップを６回繰り返し、かつその度に続けてアッシング
を行うため、長時間を要する。しかも、２つの連続した
ステップの間では、前のステップのガス系（例えばＣＨ
Ｆ、）を排気してその次のステップのガス系（例えば０
２）を充填するために、長時間のポンピング・シーケン
スが必要になる。
．４分Ｎα２ エツチング ３．１分 アッシ
ング ０．６分Ｎα３ エツチング ２．２分
アッシング １．１分Ｎα４ エツチング ０．５分
アッシング ２．２分Ｎａ５ エツチング
０．６分 アッシング ３．３分Ｎα６ エツチ
ング ０．７分 アッシング １．０分Ｎａ７
クリーニング １．０分 この「マルチ・ステップ」プロセスは、エツチング・ス
テップを６回繰り返し、かつその度に続けてアッシング
を行うため、長時間を要する。しかも、２つの連続した
ステップの間では、前のステップのガス系（例えばＣＨ
Ｆ、）を排気してその次のステップのガス系（例えば０
２）を充填するために、長時間のポンピング・シーケン
スが必要になる。
エツチングとアッシングに要する合計時間は２０．３分
であるが、ポンピング時間も含めた総合計時間は約４２
．０分である。総合計時間がこれだけ長いと、高スルー
プツトが望まれる製造ラインでは深刻な問題となる。
であるが、ポンピング時間も含めた総合計時間は約４２
．０分である。総合計時間がこれだけ長いと、高スルー
プツトが望まれる製造ラインでは深刻な問題となる。
また、「マルチステップ」プロセスは、完全に異方性で
あることにも特徴がある。ＣＨＦ３は複合酸化物層を垂
直にエッチするが、フォトレジスト・マスクはアタック
しない。一方、０２は複合酸化物層をアタックしないが
、フォトレジスト・マスクをアタックする。フォトレジ
スト・マスクは、その開口にテーバがつけられていると
きに、ｏ２によってアタックされる。これは、レジスト
材をリフローさせるためにフォトレジスト・マスクを硬
化させる必要のあることを意味する。リフローの結果、
垂直な側壁はテーパのついた側壁に修正される。残念な
がら、硬化済のフォトレジスト・マスクを使用する必要
のあることは、望ましくない制約である。アッシングは
マスク腐食のためだけに使われている。酸化物の異方性
エツチングに関して言えば、レジストと酸化物の間のエ
ッチ速度比は選択的である。上記プロセスは、その垂直
方向のエツチング成分によって特徴づけられる。
あることにも特徴がある。ＣＨＦ３は複合酸化物層を垂
直にエッチするが、フォトレジスト・マスクはアタック
しない。一方、０２は複合酸化物層をアタックしないが
、フォトレジスト・マスクをアタックする。フォトレジ
スト・マスクは、その開口にテーバがつけられていると
きに、ｏ２によってアタックされる。これは、レジスト
材をリフローさせるためにフォトレジスト・マスクを硬
化させる必要のあることを意味する。リフローの結果、
垂直な側壁はテーパのついた側壁に修正される。残念な
がら、硬化済のフォトレジスト・マスクを使用する必要
のあることは、望ましくない制約である。アッシングは
マスク腐食のためだけに使われている。酸化物の異方性
エツチングに関して言えば、レジストと酸化物の間のエ
ッチ速度比は選択的である。上記プロセスは、その垂直
方向のエツチング成分によって特徴づけられる。
したがって、フォトレジストでマスクされた、ＰＳＧ／
Ｓｉ○２層のような複合絶縁層に、傾斜したプロフィー
ルを持つテーパのついたヴアイア・ホールを形成するた
めのドライ・エツチング法が依然として求められている
。
Ｓｉ○２層のような複合絶縁層に、傾斜したプロフィー
ルを持つテーパのついたヴアイア・ホールを形成するた
めのドライ・エツチング法が依然として求められている
。
本発明の主要な目的は、複合絶縁層に傾斜したプロフィ
ールを持つテーパのついたヴアイア・ホールを形成する
際に要する総時間が、従来の「マルチステップ」のよう
な方法に比べて少なくなるようにすることである。
ールを持つテーパのついたヴアイア・ホールを形成する
際に要する総時間が、従来の「マルチステップ」のよう
な方法に比べて少なくなるようにすることである。
本発明の他の目的は、現像後のフォトレジストも硬化後
のフォトレジストも使えるようにすることである。
のフォトレジストも使えるようにすることである。
本発明のさらに他の目的は、複合絶縁後をマスクするの
に用いるフォトレジスト材の組成や性質に関係なく、傾
斜したヴアイア・ホールを形成できるようにすることに
ある。
に用いるフォトレジスト材の組成や性質に関係なく、傾
斜したヴアイア・ホールを形成できるようにすることに
ある。
本発明のさらに他の目的は、ヴアイア・ホールのエツチ
ングの際に、スロープの制御を極めて良好に行なうこと
にある。
ングの際に、スロープの制御を極めて良好に行なうこと
にある。
Ｃ１問題点を解決するための手段
本発明の教示する所によれば、基板の上にある、フォト
レジストによってマスクされた複合絶縁層に、テーパの
ついたヴアイア・ホールを設ける方法が提案される。前
記複合絶縁層は、互いにエッチ速度の異なる頂部絶縁層
と底部絶縁層から構成される。
レジストによってマスクされた複合絶縁層に、テーパの
ついたヴアイア・ホールを設ける方法が提案される。前
記複合絶縁層は、互いにエッチ速度の異なる頂部絶縁層
と底部絶縁層から構成される。
本発明法は、フッ素化合物および酸化剤を含む混合ガス
のプラズマ作用を用いるドライ・エツチング技術に関係
し、以下の３つのステップを含む。
のプラズマ作用を用いるドライ・エツチング技術に関係
し、以下の３つのステップを含む。
１、ＲＩＥ （反応性イオン・エッチング）装置におい
て、フッ素化合物と酸化剤の混合ガス中でプラズマ作用
によって、フォトレジストでマスクした複合絶縁層にド
ライ・エツチングを行う。混合ガス中の酸化剤のパーセ
ンテージは、頂部絶縁層に所望のスロープを持つテーパ
つきのホールが形成されるような第１のパーセンテージ
とする。
て、フッ素化合物と酸化剤の混合ガス中でプラズマ作用
によって、フォトレジストでマスクした複合絶縁層にド
ライ・エツチングを行う。混合ガス中の酸化剤のパーセ
ンテージは、頂部絶縁層に所望のスロープを持つテーパ
つきのホールが形成されるような第１のパーセンテージ
とする。
２、上記の混合ガス中で、複合絶縁層のドライ・エツチ
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記所望のスロープが頂部絶縁層から底部絶縁層へ移る
ような第２のパーセンテージとする。このステップで、
頂部絶縁層のテーパ付ホールのスロープは改変される。
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記所望のスロープが頂部絶縁層から底部絶縁層へ移る
ような第２のパーセンテージとする。このステップで、
頂部絶縁層のテーパ付ホールのスロープは改変される。
３、上記の混合ガス中で、複合絶縁層のドライ・エツチ
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記頂部絶縁層のスロープを上記所望のスロープに調整
できるような第３のパーセンテージとする。
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記頂部絶縁層のスロープを上記所望のスロープに調整
できるような第３のパーセンテージとする。
「マルチ・スロープ」プロセスと呼べるこの方法は、酸
化物のエツチングと同時にフォトレジスト・マスクの形
の修正を施すことを目的としている。すなわち、エツチ
ングとアッシングを１つのステップに結合することを目
的としている。
化物のエツチングと同時にフォトレジスト・マスクの形
の修正を施すことを目的としている。すなわち、エツチ
ングとアッシングを１つのステップに結合することを目
的としている。
基板に至るまでに２つの異なる層があるので、２以上の
ステップが必要になる。換言すれば、フッ素化合物と酸
化剤の比の変化と並行して、エツチングの異方度が修正
される。
ステップが必要になる。換言すれば、フッ素化合物と酸
化剤の比の変化と並行して、エツチングの異方度が修正
される。
後で詳述する好適な実施例では、上記「マルチステップ
・プロセス」の場合と同じ条件、つまりフォトレジスト
でマスクしたＰ Ｓ Ｇ ／ Ｓ ｉＯ２複合酸化物層
に接点用ヴアイア・ホールをエツチングし、ポリシリコ
ン・ランドを露出させる目的で、ＣＨＦ ３／ Ｏｚ混
合物を用いた本発明の「マルチスロープ」プロセスにつ
いて説明する。該実施例では、「マルチスロープ」プロ
セスを下記第２表に示すようなステップで構成した。
・プロセス」の場合と同じ条件、つまりフォトレジスト
でマスクしたＰ Ｓ Ｇ ／ Ｓ ｉＯ２複合酸化物層
に接点用ヴアイア・ホールをエツチングし、ポリシリコ
ン・ランドを露出させる目的で、ＣＨＦ ３／ Ｏｚ混
合物を用いた本発明の「マルチスロープ」プロセスにつ
いて説明する。該実施例では、「マルチスロープ」プロ
セスを下記第２表に示すようなステップで構成した。
第２表
Ｎα１ エツチング／アッシング ６．０分（混合ガス
中のＱ２は１５％） Ｎａ ２ エツチング／アッシング ５．０分（混合
ガス中の０２は３％） Ｎα３ エツチング／アッシング ７．０分（混合ガス
中の０２は９０％） Ｎα４ クリーニング １．０分ＣＨＦ ３
／ ０２混合ガス中の０２の好ましい割合は、第１ス
テツプでは１０〜２０％、第２ステツプでは１〜８％、
第３ステツプでは８０〜１００％の範囲である。
中のＱ２は１５％） Ｎａ ２ エツチング／アッシング ５．０分（混合
ガス中の０２は３％） Ｎα３ エツチング／アッシング ７．０分（混合ガス
中の０２は９０％） Ｎα４ クリーニング １．０分ＣＨＦ ３
／ ０２混合ガス中の０２の好ましい割合は、第１ス
テツプでは１０〜２０％、第２ステツプでは１〜８％、
第３ステツプでは８０〜１００％の範囲である。
したがって、「マルチスロープ」法の基本コンセプトに
よれば、ステップ間の主要な相違点は、単にフッ素化合
物と酸化剤の流量比の相違、つまり混合ガス中の酸化剤
のパーセンテージの相違にある。他のすべてのパラメー
タの重要性はそれに比べると低い。結果として、ステッ
プ間でポンプ・ダウンする必要がなく、シたがってＲＦ
パワーを持続することができる。
よれば、ステップ間の主要な相違点は、単にフッ素化合
物と酸化剤の流量比の相違、つまり混合ガス中の酸化剤
のパーセンテージの相違にある。他のすべてのパラメー
タの重要性はそれに比べると低い。結果として、ステッ
プ間でポンプ・ダウンする必要がなく、シたがってＲＦ
パワーを持続することができる。
さらに、「マルチステップ」プロセスと比べると、エツ
チングとアッシングの合計時間は１９分に短縮され、ポ
ンピング時間も含めた総時間は２５分に短縮される。
チングとアッシングの合計時間は１９分に短縮され、ポ
ンピング時間も含めた総時間は２５分に短縮される。
絶縁層をドライ・エツチングする上記方法と対照的に、
「マルチスロープ」プロセスは、側壁にテーパのついた
ヴアイア・ホールを形成するために、特殊なフォトレジ
スト組成も必要ないし、フォトレジスト材を硬化させる
必要もない。
「マルチスロープ」プロセスは、側壁にテーパのついた
ヴアイア・ホールを形成するために、特殊なフォトレジ
スト組成も必要ないし、フォトレジスト材を硬化させる
必要もない。
Ｄ、実施例
本発明では、様々なプラズマ・ガスを適用できる。一般
に、そのようなガスは、少なくとも１つのフッ素化合物
１例えばトリフルオルメタン（フルオロホルム、ＣＨＦ
５）−テトラフルオルメタン、ヘキサフルオルエタンあ
るいは三フッ化窒素を含み、通常は該化合物がヘリウム
またはアルゴン等の不活性ガスと混合されている。この
タイプのフッ素化合物は、プラズマ状態に変換されると
、励起され電気的に中性あるいはイオン化された核種を
生成し、該核種がＰＳＧあるいはＳ ｉ Ｏ，のような
誘電、体材料と反応して揮発性の化合物を生成すること
によってかかる材料からなる層をエツチングし、所望の
ヴアイア・ホールを形成する。
に、そのようなガスは、少なくとも１つのフッ素化合物
１例えばトリフルオルメタン（フルオロホルム、ＣＨＦ
５）−テトラフルオルメタン、ヘキサフルオルエタンあ
るいは三フッ化窒素を含み、通常は該化合物がヘリウム
またはアルゴン等の不活性ガスと混合されている。この
タイプのフッ素化合物は、プラズマ状態に変換されると
、励起され電気的に中性あるいはイオン化された核種を
生成し、該核種がＰＳＧあるいはＳ ｉ Ｏ，のような
誘電、体材料と反応して揮発性の化合物を生成すること
によってかかる材料からなる層をエツチングし、所望の
ヴアイア・ホールを形成する。
プラズマ・ガスを選択する別の目的は、フォトレジスト
・マスクの腐食を制御することにある。この目的は、通
常プラズマ・ガスに少なくとも１種類の酸化剤を含ませ
ることによって達成される。
・マスクの腐食を制御することにある。この目的は、通
常プラズマ・ガスに少なくとも１種類の酸化剤を含ませ
ることによって達成される。
この目的達成のための有効性、および経済性の点から、
酸化剤としては酸素が好ましい。
酸化剤としては酸素が好ましい。
実験に用いた装置はＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ
ｓ製のＡＭＥ８１００反応性イオン・エラチャである。
ｓ製のＡＭＥ８１００反応性イオン・エラチャである。
異なるスロープを形成するために調整した主なパラメー
タはＣＨＦ、１０２の比である。レジスト・マスクのエ
ツチング速度と酸化物層のエツチング速度の比は、本発
明法の３つのステップに沿って連続的に変化させた。単
一の誘電体材料からなる絶縁層にテーパをつけたヴアイ
ア・ホールを画定するためのエツチング・プロセスにお
ける０２比の影響は認められている。ＲＩＥ装置でＣＨ
Ｆ、だけを使うと、垂直な壁を持ったホールが形成され
る。０２を添加する目的は、ヴアイア・ホールの側壁に
スロープをつけることにある。
タはＣＨＦ、１０２の比である。レジスト・マスクのエ
ツチング速度と酸化物層のエツチング速度の比は、本発
明法の３つのステップに沿って連続的に変化させた。単
一の誘電体材料からなる絶縁層にテーパをつけたヴアイ
ア・ホールを画定するためのエツチング・プロセスにお
ける０２比の影響は認められている。ＲＩＥ装置でＣＨ
Ｆ、だけを使うと、垂直な壁を持ったホールが形成され
る。０２を添加する目的は、ヴアイア・ホールの側壁に
スロープをつけることにある。
第１Ａ図には、例えば導電性のポリシリコン・ランドの
ような基板１１を持ち、複合絶縁層１２によってパッシ
ベートされたシリコン・ウェーハ１０の一部が示されて
いる。絶縁層１２は、下側のＳｉｏ２絶縁１１２Ａと上
側（７）ＰＳＧ層１２Ｂからなる。例えば、下側のＳ
ｉ Ｏ２絶縁層１２Ａは、Ｍ ＯＳ Ｆ Ｅ Ｔ ｈラ
ンジスタのゲート酸化物を構成してもよい、フィールド
酸化物を構成してもよい。典型的な厚さはそれぞれ３０
０ｎｍ、６００ｎｍである。厚いフォトレジスト層１３
（厚さ約１２００ｎｍ）がその上に塗布された後１通常
の方法で露光と現像が行われ、その結果、フォトレジス
ト・マスクに開口１４が形成されて、ＰＳＧ層１２Ｂの
一部が露出される。露光と現像は通常の方法で行われる
ので、フォトレジスト・マスクの縁は例え１ｆ８０〜８
５°の範囲の角度をなし、実質的に垂直である。しかし
ながら、開口の側壁にもテーパをつける上で、フォトレ
ジスト層１３を硬化させても差し支えない。フォトレジ
ストとして５ｈｉｐｌｅｙ社製のＡＺ１３５０Ｊのよう
な既知のフォトレジストを何でも使えることに注意すべ
きである。フォトレジストに無関係であることは、本発
明の重要な一側面である。
ような基板１１を持ち、複合絶縁層１２によってパッシ
ベートされたシリコン・ウェーハ１０の一部が示されて
いる。絶縁層１２は、下側のＳｉｏ２絶縁１１２Ａと上
側（７）ＰＳＧ層１２Ｂからなる。例えば、下側のＳ
ｉ Ｏ２絶縁層１２Ａは、Ｍ ＯＳ Ｆ Ｅ Ｔ ｈラ
ンジスタのゲート酸化物を構成してもよい、フィールド
酸化物を構成してもよい。典型的な厚さはそれぞれ３０
０ｎｍ、６００ｎｍである。厚いフォトレジスト層１３
（厚さ約１２００ｎｍ）がその上に塗布された後１通常
の方法で露光と現像が行われ、その結果、フォトレジス
ト・マスクに開口１４が形成されて、ＰＳＧ層１２Ｂの
一部が露出される。露光と現像は通常の方法で行われる
ので、フォトレジスト・マスクの縁は例え１ｆ８０〜８
５°の範囲の角度をなし、実質的に垂直である。しかし
ながら、開口の側壁にもテーパをつける上で、フォトレ
ジスト層１３を硬化させても差し支えない。フォトレジ
ストとして５ｈｉｐｌｅｙ社製のＡＺ１３５０Ｊのよう
な既知のフォトレジストを何でも使えることに注意すべ
きである。フォトレジストに無関係であることは、本発
明の重要な一側面である。
さらに、本発明法によれば、開口１４にテーパをつける
ことに、パターンを形成したフォトレジスト層１３の硬
化または未硬化は関係しない。実際、硬化させたフォト
レジストについては６０″の傾斜を、また未硬化のフォ
トレジストについては６５°の傾斜を形成することがで
きた。
ことに、パターンを形成したフォトレジスト層１３の硬
化または未硬化は関係しない。実際、硬化させたフォト
レジストについては６０″の傾斜を、また未硬化のフォ
トレジストについては６５°の傾斜を形成することがで
きた。
次に第１Ｂ図を参照する。ＣＨＦ、によるエツチング速
度は、ＳｉＯ□の場合の方がＰＳＧの場合よりも遅いこ
とが重要である。
度は、ＳｉＯ□の場合の方がＰＳＧの場合よりも遅いこ
とが重要である。
プラズマ・エツチングの第１ステツプでは、ガス・フロ
ー全体の１５％を０２とすることによって、頂部側のＰ
ＳＧ層１２Ｂにプラズマ°エツチングを施してテーパの
ついたスロープを持つ開口１５が形成される。このステ
ップは、エッチ°ストップ層として用いられる底部側の
Ｓｉｎ２層１２Ａに達すると終了する。テーパＡの角度
は約６５″である。
ー全体の１５％を０２とすることによって、頂部側のＰ
ＳＧ層１２Ｂにプラズマ°エツチングを施してテーパの
ついたスロープを持つ開口１５が形成される。このステ
ップは、エッチ°ストップ層として用いられる底部側の
Ｓｉｎ２層１２Ａに達すると終了する。テーパＡの角度
は約６５″である。
ステップ１のエッチ・パラメータは次の第１表の通りで
ある。
ある。
第３表
０２フロー： １５ｓｅｃｍ
ＣＨＦ、フロー： ８５ｓｃｃｍ
圧カニ ６０ｍＴＯＲＲ
電カニ１３５０ワット
時間：６分
ここで、ｓｃｃｍとは、標準立方センチメートル７分を
意味する。
意味する。
もちろん、キーとなるパラメータはＣＨＦ、１０２の比
であり、それは約６である必要がある。
であり、それは約６である必要がある。
換言すれば、混合気体中の０２の割合は約１５％である
。これに比べて他のパラメータはすべて限定的でなく、
ある程度変化させることができる。
。これに比べて他のパラメータはすべて限定的でなく、
ある程度変化させることができる。
標準的なプロセスによれば、圧力は通常５０ｍＴＯＲＲ
より低く、例えば約１０〜３０ｍＴＯＲＲの範囲である
ことに注意すべきである。したがって、本発明の「マル
チ・スロープ」処理は、通常よりも高圧の下で行うこと
になる。
より低く、例えば約１０〜３０ｍＴＯＲＲの範囲である
ことに注意すべきである。したがって、本発明の「マル
チ・スロープ」処理は、通常よりも高圧の下で行うこと
になる。
標準的なＳｉｎ、エッチ加工条件の下で行う第２のステ
ップは、先につけたテーパＡの角度を下側のＳｉ０２層
１２Ａにも移すのに使われる。このステップは、ポリシ
リコン・ランド１１が露出される（この状態は示されて
いない）約１１００ｎ手前で停止することが好ましい。
ップは、先につけたテーパＡの角度を下側のＳｉ０２層
１２Ａにも移すのに使われる。このステップは、ポリシ
リコン・ランド１１が露出される（この状態は示されて
いない）約１１００ｎ手前で停止することが好ましい。
第１Ｂ図の構造体が、エツチング条件下のプラズマと接
触させられる。
触させられる。
ステップ２のエッチ・パラメータは次の第２表の通りで
ある。
ある。
第４表
０２フロー：３ｓｅｃｍ
ＣＨＦ、フロー：８５ｓｅｃｍ
圧カニ ７０ｍＴＯＲＲ
電カニ１３５０ワット
時間＝５分
ＣＨＦ、は重合を進めるガスなので、これを使うとポリ
マーが付着する。０２の役割はポリマーを灰化すること
である。ＰＳＧに比べて５ｉｎ２のエツチングは遅く進
行することが知られている。
マーが付着する。０２の役割はポリマーを灰化すること
である。ＰＳＧに比べて５ｉｎ２のエツチングは遅く進
行することが知られている。
Ｓｉ○２エツチングの際、未硬化のフォトレジストを使
っている場合、ＰＳＧ層１２Ｂに設けられた（参照番号
を１５′に改めた）ホールのスロープは、７５°ないし
８０’に増加するが、これは好ましいことではない。こ
のようなテーパ角度はステップ３において修正される。
っている場合、ＰＳＧ層１２Ｂに設けられた（参照番号
を１５′に改めた）ホールのスロープは、７５°ないし
８０’に増加するが、これは好ましいことではない。こ
のようなテーパ角度はステップ３において修正される。
このステップでは、テーパＡの角度がＰＳＧ層からＳ
ｉ ０２層に移り、下側のＳｉ○２ＪＧ１２Ａにホール
１６を形成する。ＣＨＦ、１０２比は約２８である。つ
まり、混合ガスにおける０２の割合は約３％である。
ｉ ０２層に移り、下側のＳｉ○２ＪＧ１２Ａにホール
１６を形成する。ＣＨＦ、１０２比は約２８である。つ
まり、混合ガスにおける０２の割合は約３％である。
第１Ｃ図は、第２ステツプの後で結果として得られる構
造体と、開口のテーパのついた各スロープを示す。
造体と、開口のテーパのついた各スロープを示す。
フロー・ガス全体の約９０％としてｏ２フローを使う第
３ステツプでは、両方の酸化物層よりも速くレジストの
エツチングが進行する。これは、ＣＨＦ、１０２比が約
１１であることに相当する。
３ステツプでは、両方の酸化物層よりも速くレジストの
エツチングが進行する。これは、ＣＨＦ、１０２比が約
１１であることに相当する。
このステップでは、残っていた１００ｒ＋ｍのＳ ｉ
Ｏ２が完全に除去されるとともに、上側のＰＳＧ層１２
Ｂが再びエッチされて所望のテーパのついたスロープが
得られる。一方、下側の５ｉＯ２））Ｊのエツチングの
進行は遅いので、約６０°のスロープがそのまま保持さ
れる。
Ｏ２が完全に除去されるとともに、上側のＰＳＧ層１２
Ｂが再びエッチされて所望のテーパのついたスロープが
得られる。一方、下側の５ｉＯ２））Ｊのエツチングの
進行は遅いので、約６０°のスロープがそのまま保持さ
れる。
したがって、この第３ステツプの目的は、レジスト・マ
スクをす速くエツチングし、正しい５ｉＯ２Ｊ３１２Ａ
のホールのスロープに影響を与えることなく、ＰＳＧＭ
１２Ｂのホールの側壁を大幅に修正して適切な６０’の
スロープを形成することにある。フォトレジスタ・マス
ク１３の腐食速度はプラズマ中の０２の割合によって直
に変化するので、Ｓｉ０２層中のヴアイア・ホールのテ
ーパ角度が制御可能になる。
スクをす速くエツチングし、正しい５ｉＯ２Ｊ３１２Ａ
のホールのスロープに影響を与えることなく、ＰＳＧＭ
１２Ｂのホールの側壁を大幅に修正して適切な６０’の
スロープを形成することにある。フォトレジスタ・マス
ク１３の腐食速度はプラズマ中の０２の割合によって直
に変化するので、Ｓｉ０２層中のヴアイア・ホールのテ
ーパ角度が制御可能になる。
ステップ３のエッチ・パラメータは次の第５表の通りで
ある。
ある。
第５表
Ｑ２フロー： ８０ｓｃｃｍ
ＣＨＦ、フローニアｓｅｃｍ
圧カニ ７０ｍＴＯＲＲ
電カニ１３５０ワット
時間ニア分
第１Ｄ図は、第３ステツプの後で結果として得られる構
造体を示す。複合ＰＳＧ／ＳｉＯ，絶縁層に設けられた
ホール１７の最終的なテーパのついたスロープＡは、約
６０’ （５５ないし６５゜の範囲）になる。この時
点で、フォトレジスト・マスク１３は垂直方向と水平方
向の両方に渡ってかなり腐食されている６参照番号１４
′は、上記フォトレジスト・マスクにおける最終的な開
口を示している。
造体を示す。複合ＰＳＧ／ＳｉＯ，絶縁層に設けられた
ホール１７の最終的なテーパのついたスロープＡは、約
６０’ （５５ないし６５゜の範囲）になる。この時
点で、フォトレジスト・マスク１３は垂直方向と水平方
向の両方に渡ってかなり腐食されている６参照番号１４
′は、上記フォトレジスト・マスクにおける最終的な開
口を示している。
上記のパラメータはすべてツールに応じて変化し得る。
この方法によれば、フォトレジストが硬化済か否かに応
じてスロープを５０’ないし６０＠、または６０″ない
し７０″の範囲で形成することができる。このような角
度のテーパは、続いてエツジの上に金属フィルムを被覆
するのに好ましい。
じてスロープを５０’ないし６０＠、または６０″ない
し７０″の範囲で形成することができる。このような角
度のテーパは、続いてエツジの上に金属フィルムを被覆
するのに好ましい。
（エツジ破壊が起きない。）絶縁層の表面側と底側でエ
ッチ速度が違うにもかかわらず、その両方についてテー
パ角度がほぼ等しい最終構造体が得られることに注目す
べきである。
ッチ速度が違うにもかかわらず、その両方についてテー
パ角度がほぼ等しい最終構造体が得られることに注目す
べきである。
最後のステップはＣＦ４を使ったクリーニング・ステッ
プであり、これによって、接触抵抗が良好なものとされ
、かつ汚染物質が除去される。ステップ４のクリーン・
パラメータは下記第４表に示す通りである。
プであり、これによって、接触抵抗が良好なものとされ
、かつ汚染物質が除去される。ステップ４のクリーン・
パラメータは下記第４表に示す通りである。
第６表
ＣＦ４フロー： ７５ｓｅｃｍ
圧カニ ５０ ｍ Ｔ ＯＲＲ
電カニ１３５０ワット
時間：１分
上記の結果をまとめると下記第７表のようになる。
二二で、ＥＲとはエッチ速度のことであり、ＥＲＲとは
エッチ速度比のことである。
エッチ速度比のことである。
したがって、本発明の広範な原理に従えば。
（好適な実施例で説明したように）頂部絶縁層のエッチ
速度が底部絶縁層のそれよりも速い場合。
速度が底部絶縁層のそれよりも速い場合。
以下の提案に基づく三段階を経て所望のスロープが形成
される。
される。
第１ステツプ
使われる材料に応じて、エツチングを施す頂部絶縁層の
エッチ速度とマスクの腐食度を調整して所定のエッチ速
度比を得なければならない。分圧は、水平方向（其板表
面に平行な方向）成分に関してもエツチングが行われる
ように調整される。
エッチ速度とマスクの腐食度を調整して所定のエッチ速
度比を得なければならない。分圧は、水平方向（其板表
面に平行な方向）成分に関してもエツチングが行われる
ように調整される。
この第１エツチング・ステップは、底部絶縁層に到達す
ると終了する。。
ると終了する。。
第２ステツプ
頂部層のスロープを下側の底部層に移すために、マスク
に関して高い選択性をもって垂直方向（縦方向）のエツ
チングを行う必要がある。この２番目のエツチングは、
アクティブな基板材料の手前数千オングストロームの所
で停止される。
に関して高い選択性をもって垂直方向（縦方向）のエツ
チングを行う必要がある。この２番目のエツチングは、
アクティブな基板材料の手前数千オングストロームの所
で停止される。
第３ステツプ
最後のエツチング・ステップの目的は、先にテーパをつ
けた頂部層中のスロープを再構築することにある。この
目的は、絶縁層よりも速くマスクをエツチングすること
によって達成される。エツチングが終了するまでに残り
の数千オングストロームを取り除いても差し支えない。
けた頂部層中のスロープを再構築することにある。この
目的は、絶縁層よりも速くマスクをエツチングすること
によって達成される。エツチングが終了するまでに残り
の数千オングストロームを取り除いても差し支えない。
上記方法は既に２つの絶縁層からなる複合絶縁層を参照
して説明した。すなわち、頂部ＰＳＧＪｉＦが底部Ｓｉ
０２層の上にあり、そして、ＰＳＧ材料のエツチング速
度がＳｉｎ、材料のそれよりも高い場合についてである
０本方法は、スロープや材料等の異なるその他の状況に
も当てはめることが可能である。
して説明した。すなわち、頂部ＰＳＧＪｉＦが底部Ｓｉ
０２層の上にあり、そして、ＰＳＧ材料のエツチング速
度がＳｉｎ、材料のそれよりも高い場合についてである
０本方法は、スロープや材料等の異なるその他の状況に
も当てはめることが可能である。
両方の絶縁層についてエッチ速度が同じ場合は、同じＣ
ＨＦ□１０．比を採用するとともに、所望のスロープの
数値に応じて下記のエッチ速度比を採用することによっ
て、所望のスロープ・プロフィールが得られる。
ＨＦ□１０．比を採用するとともに、所望のスロープの
数値に応じて下記のエッチ速度比を採用することによっ
て、所望のスロープ・プロフィールが得られる。
ａ）スロープ〈４５６
マスクのエッチ速度〉絶縁層のエッチ速度ｂ）スロープ
＝４５＠ マスクのエッチ速度＝絶ｌ＃Ｃ層のエッチ速度Ｃ）スロ
ープ〉４５゜ マスクのエッチ速度く絶縁層のエッチ速度頂部絶縁層の
エッチ速度が底部絶縁層のそれよりも低い場合でも、以
下の提案に基づく三段階を経て所望のスロープ・プロフ
ィールが得られろ。
＝４５＠ マスクのエッチ速度＝絶ｌ＃Ｃ層のエッチ速度Ｃ）スロ
ープ〉４５゜ マスクのエッチ速度く絶縁層のエッチ速度頂部絶縁層の
エッチ速度が底部絶縁層のそれよりも低い場合でも、以
下の提案に基づく三段階を経て所望のスロープ・プロフ
ィールが得られろ。
第１ステツプ
頂部絶縁層に所望のスロープを形成するため、ＣＨＦ□
１０．比はやはり調整しなければならない。
１０．比はやはり調整しなければならない。
第２ステツプ
このステップ（スロープの転写）では変更の必要がない
。
。
第３ステツプ
時間だけでは調整する必要がある。マスクと絶縁層のエ
ッチ速度比を制御すべく、ＣＨＦ、１０２比を調整する
必要がある。
ッチ速度比を制御すべく、ＣＨＦ、１０２比を調整する
必要がある。
ともかく、頂部と底部の絶縁層のエッチ速度がそれぞれ
どうであれ、三段階の加工がやはり適切である。
どうであれ、三段階の加工がやはり適切である。
Ｅ、効果
本発明によれば、フォトレジストでマスクされ、エツチ
ング速度の異なる材料からなる２つの絶縁層によって基
板上に構成された複合絶縁層に、所望の傾斜角度を持つ
開口を短時間でしかも良好な精度で形成できる。
ング速度の異なる材料からなる２つの絶縁層によって基
板上に構成された複合絶縁層に、所望の傾斜角度を持つ
開口を短時間でしかも良好な精度で形成できる。
しかも、本発明の方法は、フォトレジスト材の組成や性
質、硬化法か否かに関係なく適用できるという利点を有
する。
質、硬化法か否かに関係なく適用できるという利点を有
する。
【図面の簡単な説明】
第１Ａ図から第１Ｄ図は、フォトレジストでマスクされ
たＰＳＧ／５ｉｎ２複合絶縁層に接点用ヴアイア・ホー
ルを形成することに関して、本発明による「マルチ・ス
ロープ」加工の効果を示す概略的な断面図である。
たＰＳＧ／５ｉｎ２複合絶縁層に接点用ヴアイア・ホー
ルを形成することに関して、本発明による「マルチ・ス
ロープ」加工の効果を示す概略的な断面図である。
Claims (1)
- 【特許請求の範囲】 フォトレジストによってマスクされた、エッチング速
度の異なる材料からなる、基板の上の第１の絶縁層と該
第１の絶縁層の上の第２の絶縁層によって構成された複
合絶縁層に、所望の傾斜角度を持つ開口を形成するため
の方法であって、 （ａ）フッ素化合物と酸化剤からなる混合ガスの混合比
を、上記第２の絶縁層において上記所望の傾斜角度を持
つ開口が形成されるような第１の比に設定して、該混合
ガスを用いた反応性イオン・エッチングを上記複合絶縁
層に施し、 （ｂ）上記混合ガスの混合比を、上記第１の絶縁層にお
いて上記所望の傾斜角度を持つ開口が形成されるような
第２の比に設定して、該混合ガスを用いた反応性イオン
・エッチングを上記複合絶縁層に施し、 （ｃ）上記混合ガスの混合比を、上記（ｂ）のステップ
において改変された上記第２の絶縁層の開口の傾斜角度
を上記所望の傾斜角度に修正するとともに上記第１の絶
縁層に形成された開口の傾斜角度には実質的に影響を与
えることのない第３の比に設定して、該混合ガスを用い
た反応性イオン・エッチングを上記複合絶縁層に施す ことを特徴とする複合絶縁層に傾斜のついた開口を形成
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86430035A EP0263220B1 (en) | 1986-10-08 | 1986-10-08 | Method of forming a via-having a desired slope in a photoresist masked composite insulating layer |
| EP86430035.5 | 1986-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104338A true JPS63104338A (ja) | 1988-05-09 |
| JPH0626205B2 JPH0626205B2 (ja) | 1994-04-06 |
Family
ID=8196403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179271A Expired - Lifetime JPH0626205B2 (ja) | 1986-10-08 | 1987-07-20 | 複合絶縁層に傾斜のついた開口を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4814041A (ja) |
| EP (1) | EP0263220B1 (ja) |
| JP (1) | JPH0626205B2 (ja) |
| DE (1) | DE3686721D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128720A (ja) * | 1986-11-19 | 1988-06-01 | Nec Corp | 反応性イオンエツチング方法 |
| JPH01286443A (ja) * | 1988-05-13 | 1989-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
| JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234633A (en) * | 1987-12-28 | 1993-08-10 | Canon Kabushiki Kaisha | Cast molding die and process for producing information recording medium using the same |
| DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
| EP0416809A3 (en) * | 1989-09-08 | 1991-08-07 | American Telephone And Telegraph Company | Reduced size etching method for integrated circuits |
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
| US4978420A (en) * | 1990-01-03 | 1990-12-18 | Hewlett-Packard Company | Single chamber via etch through a dual-layer dielectric |
| US5068707A (en) * | 1990-05-02 | 1991-11-26 | Nec Electronics Inc. | DRAM memory cell with tapered capacitor electrodes |
| US5225376A (en) * | 1990-05-02 | 1993-07-06 | Nec Electronics, Inc. | Polysilicon taper process using spin-on glass |
| EP0469370A3 (en) * | 1990-07-31 | 1992-09-09 | Gold Star Co. Ltd | Etching process for sloped side walls |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
| US5180689A (en) * | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
| US5217567A (en) * | 1992-02-27 | 1993-06-08 | International Business Machines Corporation | Selective etching process for boron nitride films |
| US5269880A (en) * | 1992-04-03 | 1993-12-14 | Northern Telecom Limited | Tapering sidewalls of via holes |
| US5175127A (en) * | 1992-06-02 | 1992-12-29 | Micron Technology, Inc. | Self-aligned interlayer contact process using a plasma etch of photoresist |
| US5549784A (en) * | 1992-09-04 | 1996-08-27 | Intel Corporation | Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage |
| US5268332A (en) * | 1992-11-12 | 1993-12-07 | At&T Bell Laboratories | Method of integrated circuit fabrication having planarized dielectrics |
| JP2787646B2 (ja) | 1992-11-27 | 1998-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| KR0126801B1 (ko) * | 1993-12-22 | 1998-04-02 | 김광호 | 반도체 장치의 배선 형성방법 |
| JP3529849B2 (ja) * | 1994-05-23 | 2004-05-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
| US6040247A (en) * | 1995-01-10 | 2000-03-21 | Lg Semicon Co., Ltd. | Method for etching contact |
| KR0154702B1 (ko) * | 1995-06-09 | 1998-10-15 | 김광호 | 항복전압을 향상시킨 다이오드 제조 방법 |
| US6396078B1 (en) | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR0179791B1 (ko) * | 1995-12-27 | 1999-03-20 | 문정환 | 플래쉬 메모리 소자 및 그 제조방법 |
| KR0179792B1 (ko) * | 1995-12-27 | 1999-04-15 | 문정환 | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 |
| US5661083A (en) * | 1996-01-30 | 1997-08-26 | Integrated Device Technology, Inc. | Method for via formation with reduced contact resistance |
| JPH09289250A (ja) * | 1996-04-24 | 1997-11-04 | Nec Corp | 半導体装置の製造方法 |
| US5652172A (en) * | 1996-04-29 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer |
| US5750441A (en) | 1996-05-20 | 1998-05-12 | Micron Technology, Inc. | Mask having a tapered profile used during the formation of a semiconductor device |
| KR19980064444A (ko) * | 1996-12-20 | 1998-10-07 | 윌리엄비.켐플러 | 다층 집적 회로 유전체 구조의 에칭 방법 |
| US6084305A (en) * | 1997-10-06 | 2000-07-04 | Vlsi Technology, Inc. | Shaped etch-front for self-aligned contact |
| US6143649A (en) * | 1998-02-05 | 2000-11-07 | Micron Technology, Inc. | Method for making semiconductor devices having gradual slope contacts |
| TW421849B (en) * | 1998-02-23 | 2001-02-11 | Winbond Electronics Corp | Structure of multi-layered dielectric opening and its fabricating method |
| US6074957A (en) * | 1998-02-26 | 2000-06-13 | Micron Technology, Inc. | Methods of forming openings and methods of controlling the degree of taper of openings |
| US6287751B2 (en) * | 1998-05-12 | 2001-09-11 | United Microelectronics Corp. | Method of fabricating contact window |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6326307B1 (en) * | 1999-11-15 | 2001-12-04 | Appllied Materials, Inc. | Plasma pretreatment of photoresist in an oxide etch process |
| KR100886419B1 (ko) * | 2001-02-15 | 2009-03-02 | 다이니폰 인사츠 가부시키가이샤 | 위상시프트 마스크의 제조 방법 및 위상시프트 마스크 |
| KR100425100B1 (ko) * | 2001-08-27 | 2004-03-30 | 엘지전자 주식회사 | 건식식각에 의한 그루브 제조방법 및 그를 이용한광통신용소자 |
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
| US6858542B2 (en) * | 2003-01-17 | 2005-02-22 | Freescale Semiconductor, Inc. | Semiconductor fabrication method for making small features |
| CN1525553A (zh) * | 2003-02-26 | 2004-09-01 | ���µ�����ҵ��ʽ���� | 半导体装置的制造方法 |
| US7060624B2 (en) * | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
| US7030008B2 (en) * | 2003-09-12 | 2006-04-18 | International Business Machines Corporation | Techniques for patterning features in semiconductor devices |
| US7390740B2 (en) * | 2004-09-02 | 2008-06-24 | Micron Technology, Inc. | Sloped vias in a substrate, spring-like contacts, and methods of making |
| US20060086690A1 (en) * | 2004-10-21 | 2006-04-27 | Ming-Huan Tsai | Dielectric etching method to prevent photoresist damage and bird's beak |
| DE102004052611A1 (de) * | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
| JP2007266030A (ja) * | 2006-03-27 | 2007-10-11 | Seiko Epson Corp | 半導体装置の製造方法および半導体装置 |
| US8685861B2 (en) * | 2006-08-02 | 2014-04-01 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with contact distribution film |
| US20080070411A1 (en) * | 2006-09-20 | 2008-03-20 | John Ghekiere | Methods for uniformly etching films on a semiconductor wafer |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| JP5326404B2 (ja) * | 2008-07-29 | 2013-10-30 | 富士通株式会社 | モールドの製造方法 |
| US7998869B2 (en) * | 2008-10-31 | 2011-08-16 | Samsung Electronics Co., Ltd. | Contact patterning method with transition etch feedback |
| JP5446388B2 (ja) * | 2009-03-31 | 2014-03-19 | サンケン電気株式会社 | 集積化半導体装置の製造方法 |
| CN101937865B (zh) * | 2009-07-03 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| US8610283B2 (en) | 2009-10-05 | 2013-12-17 | International Business Machines Corporation | Semiconductor device having a copper plug |
| CN102610496B (zh) * | 2012-03-31 | 2017-11-07 | 上海集成电路研发中心有限公司 | 大高宽比结构的去胶方法 |
| CN103779271B (zh) * | 2012-10-26 | 2017-04-05 | 中微半导体设备(上海)有限公司 | 一种倒锥形轮廓刻蚀方法 |
| CN103811408B (zh) * | 2012-11-08 | 2016-08-17 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| US9159581B2 (en) | 2012-11-27 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device using a bottom antireflective coating (BARC) layer |
| US9159580B2 (en) | 2012-12-14 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device using multiple layer sets |
| TWI513993B (zh) | 2013-03-26 | 2015-12-21 | Ind Tech Res Inst | 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路 |
| EP2819162B1 (en) | 2013-06-24 | 2020-06-17 | IMEC vzw | Method for producing contact areas on a semiconductor substrate |
| CN104600027B (zh) * | 2015-01-30 | 2017-10-27 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv通孔的制备工艺 |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| CN105552091A (zh) * | 2016-03-09 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN106946769B (zh) * | 2017-04-16 | 2019-04-02 | 内蒙古佳瑞米精细化工有限公司 | 一种2-氟-5-三氟甲基吡啶的合成方法 |
| US10157773B1 (en) * | 2017-11-28 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure having layer with re-entrant profile and method of forming the same |
| US10867842B2 (en) * | 2018-10-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shrinking openings in forming integrated circuits |
| CN110120382A (zh) * | 2019-05-23 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 半导体器件及形成方法 |
| CN111508835A (zh) * | 2020-04-26 | 2020-08-07 | 深圳市昭矽微电子科技有限公司 | 图形结构及其形成方法 |
| CN112928069B (zh) * | 2021-02-05 | 2023-02-28 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218054A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3880684A (en) * | 1973-08-03 | 1975-04-29 | Mitsubishi Electric Corp | Process for preparing semiconductor |
| JPS57100731A (en) * | 1980-12-15 | 1982-06-23 | Nec Corp | Manufacture of semiconductor device |
| US4376672A (en) * | 1981-10-26 | 1983-03-15 | Applied Materials, Inc. | Materials and methods for plasma etching of oxides and nitrides of silicon |
| US4461672A (en) * | 1982-11-18 | 1984-07-24 | Texas Instruments, Inc. | Process for etching tapered vias in silicon dioxide |
| US4487652A (en) * | 1984-03-30 | 1984-12-11 | Motorola, Inc. | Slope etch of polyimide |
| US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
| US4522681A (en) * | 1984-04-23 | 1985-06-11 | General Electric Company | Method for tapered dry etching |
| US4631248A (en) * | 1985-06-21 | 1986-12-23 | Lsi Logic Corporation | Method for forming an electrical contact in an integrated circuit |
| US4676869A (en) * | 1986-09-04 | 1987-06-30 | American Telephone And Telegraph Company At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
| JP3131058B2 (ja) * | 1992-12-25 | 2001-01-31 | 京セラ株式会社 | アルミナ質焼結体 |
-
1986
- 1986-10-08 EP EP86430035A patent/EP0263220B1/en not_active Expired
- 1986-10-08 DE DE8686430035T patent/DE3686721D1/de not_active Expired - Lifetime
-
1987
- 1987-07-20 JP JP62179271A patent/JPH0626205B2/ja not_active Expired - Lifetime
- 1987-09-22 US US07/099,856 patent/US4814041A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218054A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128720A (ja) * | 1986-11-19 | 1988-06-01 | Nec Corp | 反応性イオンエツチング方法 |
| JPH01286443A (ja) * | 1988-05-13 | 1989-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| US7786553B1 (en) | 1995-11-27 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US7800235B2 (en) | 1995-11-27 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2014179661A (ja) * | 1995-11-27 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013149944A (ja) * | 2012-01-19 | 2013-08-01 | Headway Technologies Inc | テーパエッチング方法および近接場光発生器の製造方法 |
| JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0263220A1 (en) | 1988-04-13 |
| DE3686721D1 (de) | 1992-10-15 |
| US4814041A (en) | 1989-03-21 |
| EP0263220B1 (en) | 1992-09-09 |
| JPH0626205B2 (ja) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63104338A (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| US4522681A (en) | Method for tapered dry etching | |
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US6326307B1 (en) | Plasma pretreatment of photoresist in an oxide etch process | |
| US6780782B1 (en) | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates | |
| US20070042598A1 (en) | Dielectric with sidewall passivating layer | |
| TW200524124A (en) | Method for forming novel BARC open for precision critical dimension control | |
| US20080176404A1 (en) | Method for fabricating semiconductor device | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| US4758305A (en) | Contact etch method | |
| JPH0573338B2 (ja) | ||
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| US5160404A (en) | Method of removing a patterned multilevel resist from a surface layer on a substrate | |
| US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| US5976395A (en) | Selective etching method for stacked organic film | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| US6830877B2 (en) | Method for forming via and contact holes with deep UV photoresist | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| KR100472035B1 (ko) | 반도체 소자의 제조 방법 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| KR0166838B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07135198A (ja) | エッチング方法 | |
| KR19990069748A (ko) | 반도체 소자의 제조 방법 | |
| JPH02148039A (ja) | レジストパターン形成方法 |