KR19980064444A - 다층 집적 회로 유전체 구조의 에칭 방법 - Google Patents

다층 집적 회로 유전체 구조의 에칭 방법 Download PDF

Info

Publication number
KR19980064444A
KR19980064444A KR1019970071335A KR19970071335A KR19980064444A KR 19980064444 A KR19980064444 A KR 19980064444A KR 1019970071335 A KR1019970071335 A KR 1019970071335A KR 19970071335 A KR19970071335 A KR 19970071335A KR 19980064444 A KR19980064444 A KR 19980064444A
Authority
KR
South Korea
Prior art keywords
etching
compound
polymer
oxygen
fluorine
Prior art date
Application number
KR1019970071335A
Other languages
English (en)
Inventor
알드리치데이비드비.
맥캐널리피터에스.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064444A publication Critical patent/KR19980064444A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

깊은 형상(고 종횡비) 또는 다층 구조를 에칭할 시에 발생되는 에칭 화합물의 변화를 보상하기 위해 에칭 플라즈마로 유입되는 가스를 변화시키는 집적 회로 구조의 에칭 방법에 대해 기재되어 있다. 이러한 혁신적인 처리에 의해 에칭이 다단계로 분할되고 에칭의 단계 중에 에칭되는 물질에 응답하여 에칭의 각 단계 동안 각 파라미터가 변화한다.

Description

다층 집적 회로 유전체 구조의 에칭 방법
본 발명은 집적 회로 제조 시에 다층의 레벨간 유전체의 에칭에 관한 것이다.
다레벨 유전체
현재 집적 회로 제조 시에는, 고 종횡비(aspect ratio) (즉, 2:1 이상이 되는 폭에 대한 높이의 비, 미래의 제품에서는 10:1 이상이 될 수 있음)를 갖는 깊은 구멍을 에칭할 필요성이 점점 증가하고 있다. 이러한 깊은 에칭 시에, 깊은 형상에서의 에칭 화합물은 그 표면에서의 것과는 다르다. 이와 같은 화합물의 변화는 에칭 처리를 변화시켜 바람직하지 않은 결과를 초래할 수 있다.
다레벨 유전체에서의 특정한 문제점 중 하나는 조성이 균일하지 않다는 것이다. 특히, 플래너라이징(planarizing) 층들은 필연적으로 균일하지 않은 두께를 갖기 때문에 그들 층들의 에칭 지속 기간을 예측할 수가 없다.
이것은 특히 저 산소 스핀-온-글래스(SOG)(예를 들어, 수소 실세스퀴옥산, 즉 HSQ)를 플래너라이징 층으로서 사용할 때 문제가 된다. 이러한 경우, 본 발명자들은 SiO2를 에칭하는 명목 화합물(이것은 1:1.5에 근사한 실리콘:산소 조성비를 가짐)이 플래너라이징 층을 가격할 때 과도한 중합체가 형성될 수 있다는 것을 발견하였다.
현재에는, 에칭 전체에 걸쳐 동일한 플라즈마/에칭 파라미터를 유지하는 것이 일반적인 실행이다. 그러나, 에칭의 초기점 동안 발생하는 반응은 나머지 에칭 중에 발생하는 것과는 다르다. (실제로, 에칭의 화합물은 아마도 에칭 전체 동안 계속적으로 변화한다.) 일반적으로 에칭의 초기부 동안, 에칭이 선택도를 형성할 때까지(예를 들어, 테프론 등의 보호성 중합체/잔류물의 형성에 의해 가능함)노출된 모든 물질들이 에칭된다. 에칭이 진행됨에 따라, 가스/고체 계면의 화합물(특히, 구멍 내외로의 물질의 이동이 작은 직경으로 인해 금지되어지는 고 종횡비의 구멍을 에칭하는 경우)은 변화할 것이다.
중합체 형성
이방성 플라즈마 에칭 처리에 의해서는 일반적으로 에칭된 구멍의 측벽 상에 피착물이 형성된다. 이러한 피착물은 명목상 이온 충돌에 의해 구멍의 하면 상에는 형성되지 않는다. 이러한 피착물은 높은 이방성 플라즈마 에칭을 달성하는 데 필요한 수평 에칭에 대한 수직 에칭의 비를 높게 제공하는 것을 도와준다. 그러나, 이러한 피착물을 형성시키는 화합물은 주의 깊게 제어할 필요가 있다. 특히, 산화물을 에칭하는 데 명목상 사용되는 플루오로-기재 에칭 화합물의 경우, 이와 같은 동일한 화합물에 의해 좀처럼 떨어지지 않는 플루오로탄소 중합체의 피착물이 형성될 수 있다. 만일 이러한 중합체가 에칭된 구멍의 하면 상에 축적도기 시작하면, 에칭은 상당히 느리게 되거나 또는 중단될 것이다. 본 출원은 이러한 중합체 축적을 제어하는 새로운 방법에 대해 기술하고 있다.
다단계 유전체 에칭 방법
본 출원은 깊은 형상(고 종횡비) 또는 다층 구조를 에칭할 시에 발생하는 에칭 화합물의 변화를 보상하도록 에칭 플라즈마 내로 유입되는 가스를 변화시키는 혁신적인 방법에 대해 기술하고 있다. 상세히 기술하자면, 다층 유전체 구조의 상부는 중합체-전구체 원자(예를 들어, 탄소)에 대한 중합체-에칭제 원자(예를 들어, 산소)의 순수 초과량이 하부보다 많으며, 이 경우, 에칭제 소스 가스는 하부층을 에칭하기 위해 중합체-에칭제 원자는 많이 포함하고 중합체-전구체 원자는 적게 포함하도록 변화된다.
상술된 본 발명의 방법 및 구조의 장점은 단일 층의 깊은 에칭이나 또는 다층 구조의 에칭 시에 에칭 파라미터를 조절함으로써 에칭 처리 마진이 높고, 각 에칭에 대한 에칭 및 전체 에칭에 대한 에칭을 최적화할 수 있으며, 플라즈마 층을 선택할 시에 많은 기회를 갖는다는 것이다.
도 1은 집적 회로 구조체를 깊게 에칭하기 위한 처리 흐름도.
도 2a 및 도 2b는 기술된 에칭 처리를 유리하게 적용시킬 수 있는 샘플 구조체를 도시.
도면의 주요 부분에 대한 부호의 설명
210 : 산소 결핍 SOG층
230 : 포토레지스트
240 : 중합체
본 발명은 본 발명의 중요한 샘플 실시예를 도시하며 참조하기 위해 포함된 첨부된 도면을 참조하면서 상세히 기술하고자 한다.
본 발명의 다양한 혁신적인 기술에 대해 바람직한 실시예를 참조하면서 기술하기로 한다. 그러나, 이러한 실시예의 종류는 단지 여기서 기술된 혁신적인 기술의 이용에 대한 몇 가지의 예만을 제공한다는 것에 주목할 필요가 있다. 일반적으로, 본 출원 명세서에서 기술된 사항에 의해 본원에서 청구된 발명의 범위가 제한되는 것은 아니다. 또한, 일부 사항은 본 발명의 특징에 적용될 수는 있으나, 다른 것에는 적용되지 않을 수 있다.
샘플 실시예: 산소 증가
통상의 프레온 화합물(예를 들어, C2F6)에서는, 플루오린은 SiF4등의 실리콘을 제거시키며, 에칭 중인 유전체 층(예를 들어, SiO2)에서 도입된 탄소는 중합체-에칭제인 산소에 의해 제거된다. 그러나, 일단 에칭된 표면이 중합체로 피복되면, 잔류 탄소를 제거시키기 위해 산소 공급을 더 이상 행할 필요가 없다. 이로써 중합체의 형성에 의해 보다 많은 중합체가 형성될 수 있는 애벌런취 효과가 나타난다. 따라서, 산화물 에칭 중에 산소 결핍층(예를 들어, HSQ-파생된 층)은 에칭이 중단되는 상당한 문제를 갖는다.
이러한 문제를 극복하기 위해, 본 발명의 실시예에 따르면, 형성된 중합체를 펀치쓰루하기 위해 산소 결핍층을 에칭할 때 산소 풍부 공급원을 사용한다. 그러나, 산소는 포토레지스트의 프로파일을 열화시키며 하부층에 대한 선택도를 저하시킴으로써 이러한 산소 풍부 공급원을 에칭 전반에 걸쳐 사용하지 않고, 단지 신소 결핍층을 에칭할 시에만 사용하는 것이 바람직하다.
도 1은 집적 회로 구조의 깊은 에칭에 대한 처리 흐름을 도시하며, 도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따라 상술된 에칭 처리를 유리하게 적용시킬 수 있는, 상부 TEOS층(220)과 하부 TEOS층(200) 사이에 산소 결핍 스핀-온-글래스층(SOG, 210)을 포함하는 샘플 구조체를 도시한다. 포토레지스트(230)를 사용하여 우선 스택을 패턴 형성하여(100) 콘택트가 형성되어질 위치들을 나타낸다. 전형적으로 C2F6을 함유하는 제1 에칭 화합물을 이용하여 상부 TEOS층(220)을 에칭한다(단계 110). 일단 산소 결핍 SOG층(210)에 도달하면, 도 2a에서 도시된 바와 같이 중합체(240)가 형성되기 시작하여 에칭 효율이 감소된다. 그러므로, 에칭 화합물을 C2F6및 산소 등의 산소 풍부 공급원을 포함하도록 변화시켜 도 2a에서 도시된 바와 같이, 중합체의 형성을 파괴시킴으로써 SOG층(210)이 효율적으로 에칭된다(단계 120). 이러한 에칭 화합물은 산소 풍부 공급원을 제거시킴으로써 하부 TEOS층(200)을 에칭할 때 다시 선택적으로 변화시킬 수 있다(단계 130).
다음의 데이타는 본 발명의 샘플 실시예를 사용하여 행한 실제 테스트로부터 얻어진 결과들을 도시한 것이다. 전체 두께가 약 1.2μ인 TEOS/SOG/TEOS 스택에 대한 콘택트 에칭으로서 바람직한 실시예의 다단계 에칭을 사용하였다. 이러한 테스트는 일정한 온도에서 6인치 웨이퍼 상에서 행해졌다. 산소 결핍 SOG층의 스핀 두께는 약 350㎚이며, 하부 TEOS층은 약 100㎚의 두께를 갖는 것이 바람직하다.
상부 TEOS층 에칭
C2F6유량: 15sccm
전력: 2300 W
하부(바이어스) 전력: 800 W
압력: 5mTorr
시간: 120sec
산소 결핍 SOG층
C2F6유량: 15sccm
산소 유량: 5sccm
전력: 2300 W
하부(바이어스) 전력: 800 W
압력: 5mTorr
시간: 5sec
하부 TEOS층
C2F6유량: 15sccm
전력: 2300 W
하부(바이어스) 전력: 800 W
압력: 5mTorr
시간: 60sec
다른 실시예: H 2 O 산소 공급원
산소 결핍층을 에칭할 때 중합체의 형성을 방지하는 데 사용될 수 있는 다른 산소 공급원은 H2O이다.
다른 실시예: N 2 O 산소 공급원
또한, 산소 결핍층을 에칭할 때 중합체의 형성을 방지하는 데 N2O를 사용할 수 있다.
다른 실시예: 다른 상소 풍부 단계
또는, 실리콘 및 산소 함유 물질에 대한 전반적인 에칭 동안, 산소 풍부 공급원을 규칙적인 간격으로 통상의 플루오로탄소 공급원과 교대로 사용하여 특히 산소 결핍 물질의 에칭 시에 중합체가 형성되는 것을 방지시킬 수 있다.
다른 실시예: 감소된 중합체 형성 공급원
다른 실시예에서, 실리콘 산화물질의 플루오린 기재 에칭 동안 탄소의 유량을 감소시킬 수 있다. 산소 풍부 화합물 대신 또는 산소 풍부 화합물 이외에 탄소 풍부 화합물을 변화시킴으로써 산소 결핍층의 에칭 동안 탄소 기재 중합체의 형성이 감소될 수 있다.
또는, 붕소 및 플루오린 기재 화합물(예를 들어, BF3)을 사용하여 스택을 에칭할 수 있다. 붕소 기재 화합믈은 산소 결핍층 상에 형성될 수 있는 중합체를 탄소 및 플루오린 기재 화합물과 같이 많이 침적시키지 않는다. 그러므로, 산소 결핍층을 에칭시키는 데 통상적으로 추가의 산소 공급원을 필요로 하지 않는다. 그러나, 어떠한 중합체의 형성이라도 방지하기 위해서는, 산소 풍부 공급원을 산소 결핍층의 에칭 중에 사용할 수 있거나 또는 스택의 전반적인 에칭에 걸쳐 붕소 및 플루오린 기재 화합물과 교대로 사용할 수 있다.
또한, NF3등의 질소 및 플루오린 기재 화합물에 의해서도 산화물 에칭 중에 감소된 양의 중합체가 생성된다.
다른 실시예: H 증가
또는, 포토레지스트의 감소 또는 상실을 보상하기 위해 에칭 중에 플라즈마의 수소 함유물을 증가시킬 수 있다. 산화물 에칭 시에 수소의 레벨을 증가시키면 중합체 형성의 속도 및 정도가 증가될 수 있으며, 이와 같이 증가된 중합체 형성에 의해 레지스트가 소모될 때 에칭되는 물질의 측벽이 보호될 수 있다. 예를 들어, 플라즈마 공급원에 HF 또는 H2를 첨가할 수 있다.
다른 실시예: CHF 3 첨가제
실리콘 산소 함유 물질의 에칭 중에 CHF3를 첨가시킴으로써 에칭되는 물질의 표면 상에 중합체의 형성이 증가된다.
다른 실시예: C 3 F 8
산화물 에칭 중에 C3F8을 사용함으로써 에칭되는 층 상에 중합체의 형성이 증가한다.
다른 실시예: CF 4
또는, CF4를 사용하여 산소 결핍층에 도달하기 전에 유전체 물질의 상층을 에칭할 수 있거나, 또는 실리콘 산화물 스택에 대한 전반적인 에칭 중에 산소 풍부 공급원과 교대로 CF4를 사용할 수 있다. 그러나, CF4는 C2F6보다 낮은 선택도를 제공하므로, 바람직한 실시예에서는 C2F6를 사용한다.
다른 실시예: C 4 F 8
다른 실시예에서, 탄소:플루오린 비를 증가시키기 위해 산화물 에칭 중에 C2F6대신에 C4F8를 사용할 수 있다. 현재, 유전체 층의 에칭 시에 C2F8이 일반적으로 사용되고 있다.
다른 실시예: 유기 유전체
상기 실시예의 기술은 또한 유기 중합체(예를 들어, 파릴렌, 폴리이미드, 또는 테프론)에서 사용하도록 변형될 수 있어 산화물 에칭이 이들 탄소 풍부 물질층에 대해 행해질 때 탄소 기재 중합체의 과잉 형성을 피할 수 있다. 따라서, 에칭제 소스 가스는 이들 층들을 에칭해야만 할 때 보다 많은 산소 풍부 또는 탄소 부족으로 될 것이다.
다른 실시예: 에칭 저지로서의 SOG
산소 결핍(예를 들어, HSQ SOG)층의 에칭 시에 발생하는 중합체의 형성을 유리하게 사용함으로써 이 층에 대한 에칭 저지를 행할 수 있다. 산소 결핍층을 포함하는 산화물 스택의 에칭 중에 탄소의 유량을 중가시키고 산소의 유량을 감소시킴으로써 SOG층에 대한 에칭이 중단될 것이다. 이러한 에칭 중지 능력은 두께 또는 밀도 등의 상층의 특성 변화들을 고려해야 할 필요가 없기 때문에 유리하다. 따라서 산소 결핍 SOG층은 여기서 기술된 본 발명의 혁신적인 처리를 이용하여 쉽사리 에칭될 수 있다.
기술된 혁신적인 실시예의 종류에 따르면, 하부 상에 놓여 있는 상부를 적어도 일부 위치에서 포함하며, 상기 상부는 상기 하부에서보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 다층 집적 회로 구조의 에칭 방법이 제공되며, 상기 방법은 a) 제1 플루오린 함유 화합물의 플라즈마-여기를 이용하여 상기 상부를 에칭하는 단계와, b) 상기 제1 화합물보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며, 이로써 상기 하부 상에서의 중합체의 형성이 방지되어진다.
상술된 혁신적인 실시예의 종류에 따르면, 하부 상에 놓여 있는 상측의 산화물부를 적어도 일부 위치에서 포함하며, 상기 상측의 산화물부 및 상기 하부는 실리콘 및 산소를 함유하며, 상기 하부는 상기 상측의 산화물부보다 적은 산소 원자비를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법이 제공되며, 이 방법은
(a) 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 상측의 산화물부를 에칭하는 단계와, (b) 상기 제1 화합물보다 높은 산소비를 함유하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며, 이로써 상기 하부 상에서의 중합체의 형성이 방지되어진다.
기술된 혁신적인 실시예의 종류에 따르면, 하부 상에 놓여 있는 상부를 포함하며, 상기 상부는 상기 하부보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 다층 집적 회로 유전체 구조의 에칭 방법이 제공되며, 이 방법은 (a) 상기 상부의 수평 부분 상에는 중합체를 형성시키지 않지만, 상기 하부의 수평 부분 상에는 중합체를 형성시키는 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 상부를 에칭하는 단계와, (b) 상기 제1 화합물보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며, 이로써 상기 하부는 상기 에칭 단계 (a)에서 에칭 저지부로서 제공된다.
수정 및 변형
본 기술 분야의 숙련자들이 인식할 수 있는 바와 같이, 본 출원에 기술된 혁신적인 개념은 여러 분야에 걸쳐 변형 및 수정될 수 있으므로, 따라서 본 발명의 요지는 지금까지 기술한 실시예에만 한정되는 것이 아니다.
물론, 주어진 특정의 에칭 화합물, 층 조성 및 층 두께는 단지 예시를 위한 것이지 본 발명의 사상 및 범주를 제한시키려는 의도로 기술한 것은 아니다.
본 발명은 또한 레벨간 유전체에서 유전체 물질의 다른 결합에도 적용될 수있다. 예를 들어, 포스포실리케이트, 게르마노실리케이트, 아세노실리케이트 또는 그 혼합물을 사용할 수 있다.
산화물 에칭 동안 중합체 형성량을 변화시키는 데 사용할 수 있는 다른 화합물은 Co, Co2및 C2F4O에는 포함된다.
본 발명의 방법에 따르면, 단일 층의 깊은 에칭이나 또는 다층 구조의 에칭 시에 에칭 파라미터를 조절함으로써 에칭 처리 마진이 높고, 각 에칭에 대한 에칭 및 전체 에칭에 대한 에칭을 최적화할 수 있으며, 플라즈마 층을 선택할 시에 많은 기회를 가질 수 있다.

Claims (19)

  1. 하부 상에 놓여 있는 상부를 적어도 일부 위치에서 포함하며, 상기 상부는 상기 하부보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 다층 집적 회로 유전체 구조의 에칭 방법에 있어서,
    (a) 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 상부를 에칭하는 단계와,
    (b) 상기 제1 화합물보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며,
    그러므로써, 상기 하부 상에서의 중합체의 형성이 방지되어지는 다층 집적 회로 유전체 구조의 에칭 방법.
  2. 제1항에 있어서, 상기 제2 화합물은 우세적으로 C2F6및 산소를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  3. 제1항에 있어서, 상기 제1 화합물은 우세적으로 C2F6를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  4. 제1항에 있어서, 상기 제1 화합물 및 제2 화합물은 1회 이상 번갈아 사용하는 다층 집적 회로 유전체 구조의 에칭 방법.
  5. 제1항에 있어서, 상기 하부는 거의 SiOx(여기서 x는 1.9 미만)를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  6. 제1항에 있어서, 상기 제2 화합물은 상기 제1 화합물보다 높은 비의 산소를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  7. 제1항에 있어서, 상기 제2 화합물은 상기 제1 화합물보다 낮은 비의 탄소를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  8. 제1항에 있어서,
    (c) 상기 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하는 후속 에칭 단계를 더 포함하는 다층 집적 회로 유전체 구조의 에칭 방법.
  9. 제1항에 있어서, 상기 하부는 적어도 10%의 탄소 원자를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  10. 제1항에 있어서, 상기 하부는 유기 중합체인 다층 집적 회로 유전체 구조의 에칭 방법.
  11. 제1항에 있어서, 상기 상부는 우세적으로 SiO2를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  12. 하부 상에 놓여 있는 상측의 산화물부를 적어도 일부 위치에서 포함하며, 상기 상측의 산화물부 및 상기 하부는 실리콘 및 산소를 함유하며, 상기 하부는 상기 상측의 산화물부보다 적은 산소 원자비를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법에 있어서,
    (a) 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 상측의 산화물부를 에칭하는 단계와,
    (b) 상기 제1 화합물보다 높은 산소비를 함유하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며,
    그러므로써, 상기 하부 상에서의 중합체의 형성이 방지되어지는 다층 집적 회로 유전체 구조의 에칭 방법.
  13. 제12항에 있어서, 상기 제2 화합물은 우세적으로 C2F6및 산소를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  14. 제12항에 있어서, 상기 제1 화합물은 우세적으로 C2F6를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  15. 제12항에 있어서, 상기 제1 화합물 및 제2 화합물은 1회 이상 번갈아 사용하는 다층 집적 회로 유전체 구조의 에칭 방법.
  16. 하부 상에 놓여 있는 상부를 포함하며, 상기 상부는 상기 하부보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 다층 집적 회로 유전체 구조의 에칭 방법에 있어서,
    (a) 상기 상부의 수평 부분 상에는 중합체를 형성시키지 않지만, 상기 하부의 수평 부분 상에는 중합체를 형성시키는 제1 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 상부를 에칭하는 단계와,
    (b) 상기 제1 화합물보다 중합체-전구체 원자에 대한 중합체 에칭제 원자의 순수 초과량을 많이 포함하는 제2 플루오린 함유 화합물의 플라즈마 여기를 이용하여 상기 하부를 에칭하는 단계를 포함하며,
    그러므로써, 상기 하부는 상기 에칭 단계 (a)에서 에칭 저지부로서 제공되는 다층 집적 회로 유전체 구조의 에칭 방법.
  17. 제16항에 있어서, 상기 제1 화합물은 우세적으로 C2F6를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  18. 제16항에 있어서, 상기 하부는 거의 SiOx(여기서 x는 1.9 미만)를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
  19. 제16항에 있어서, 상기 하부는 거의 고 유기 콘택트 SiOx(여기서 x는 1.9 미만)를 함유하는 다층 집적 회로 유전체 구조의 에칭 방법.
KR1019970071335A 1996-12-20 1997-12-20 다층 집적 회로 유전체 구조의 에칭 방법 KR19980064444A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3372796P 1996-12-20 1996-12-20
US60/033,727 1996-12-20

Publications (1)

Publication Number Publication Date
KR19980064444A true KR19980064444A (ko) 1998-10-07

Family

ID=21872102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071335A KR19980064444A (ko) 1996-12-20 1997-12-20 다층 집적 회로 유전체 구조의 에칭 방법

Country Status (4)

Country Link
EP (1) EP0849789A3 (ko)
JP (1) JPH10223618A (ko)
KR (1) KR19980064444A (ko)
TW (1) TW463299B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6211092B1 (en) 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
CN115060755B (zh) * 2022-08-18 2022-11-01 季华实验室 未知样品层结构深度剖析方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0263220B1 (en) * 1986-10-08 1992-09-09 International Business Machines Corporation Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
US5024896A (en) * 1989-07-06 1991-06-18 International Business Machines Corporation Collimated metal deposition
JPH07161702A (ja) * 1993-10-29 1995-06-23 Applied Materials Inc 酸化物のプラズマエッチング方法

Also Published As

Publication number Publication date
EP0849789A2 (en) 1998-06-24
JPH10223618A (ja) 1998-08-21
TW463299B (en) 2001-11-11
EP0849789A3 (en) 1999-08-18

Similar Documents

Publication Publication Date Title
KR100778259B1 (ko) 저-커패시턴스 유전층 에칭 기술
US6784108B1 (en) Gas pulsing for etch profile control
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
KR19980064444A (ko) 다층 집적 회로 유전체 구조의 에칭 방법
US6211092B1 (en) Counterbore dielectric plasma etch process particularly useful for dual damascene
KR100320830B1 (ko) 다층 구조의 실리콘 질화물 층에서 트렌치를 이방적으로에칭하는 프로세스 및 조성물과 금속 산화물 반도체 전계효과 트랜지스터를 형성하는 프로세스
US7033954B2 (en) Etching of high aspect ration structures
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
KR100772704B1 (ko) 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법
US8901004B2 (en) Plasma etch method to reduce micro-loading
US20050266691A1 (en) Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
US20080023144A1 (en) Dielectric etch tool configured for high density and low bombardment energy plasma providing high etch rates
US20030036287A1 (en) Precision dielectric etch using hexafluorobutadiene
US20070148965A1 (en) Method and composition for plasma etching of a self-aligned contact opening
US20140199846A1 (en) Method of manufacturing semiconductor device
KR100338769B1 (ko) 반도체 장치의 절연막 식각방법
CN101183645A (zh) 半导体器件的制造方法
KR100464430B1 (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
US6828251B2 (en) Method for improved plasma etching control
JPH10177992A (ja) 微細コンタクトホールのテーパエッチング方法
JP2004247568A (ja) 半導体装置の製造方法
Tran-Quinn et al. Unsaturated fluorocarbons in the etching process, environmental benefit, technical hurdles
Oehrlein SiO2 Etching in High-Density Plasmas: Differences with Low-Density Plasmas
Oehrlein et al. Plasma Etching of Low Dielectric Constant Materials
KR960019515A (ko) 콘택식각방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid