KR960019515A - 콘택식각방법 - Google Patents

콘택식각방법 Download PDF

Info

Publication number
KR960019515A
KR960019515A KR1019940030491A KR19940030491A KR960019515A KR 960019515 A KR960019515 A KR 960019515A KR 1019940030491 A KR1019940030491 A KR 1019940030491A KR 19940030491 A KR19940030491 A KR 19940030491A KR 960019515 A KR960019515 A KR 960019515A
Authority
KR
South Korea
Prior art keywords
gas
carrier gas
etching
insulating layer
forming
Prior art date
Application number
KR1019940030491A
Other languages
English (en)
Other versions
KR0140638B1 (ko
Inventor
정승우
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940030491A priority Critical patent/KR0140638B1/ko
Publication of KR960019515A publication Critical patent/KR960019515A/ko
Application granted granted Critical
Publication of KR0140638B1 publication Critical patent/KR0140638B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 CF4/폴리머 형성 개스/캐리어 개스의 조합을 갖는 식각장비에서 캐리어 개스의 양을 조절하여 줌으로써 단일의 식각공정으로 슬로프한 측벽 프로파일을 갖는 콘택홀을 형성하기 위한 슬로프 콘택식각방법에 관한 것으로서, 기판상에 절연층을 형성하는 스텝과, 절연층상에 포토레지스트패턴을 형성하여 절연층의 일부를 노출시키는 스텝과, CF4/폴리머 형성 개스/캐리어 개스의 조합을 갖는 식각장비에서 캐리어 개스의 양(flowrate)을 조절하여 절연층을 식각하여 슬로프한 측벽 프로파일(sloped side wall profile)을 갖는 콘택홀을 형성하는 스텝을 포함하는 것을 특징으로 한다.
폴리어 형성 개스로는 CHF3, C2H6, CF3, C3F3, C3F8, C4F8등의 개스가 사용되고, 캐리어 개스로는 Ar, He, Ne, Xe등의 개스가 사용된다.

Description

콘택식각방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5 (A)와 (B) 및 (C)는 본 발명의 실시예에 따른 슬로프 콘택식각공정도.

Claims (9)

  1. CF4/폴리머 형성 개스/캐리어 개스의 조합을 갖는 식각장비에서 캐리어 개스의 양을 조절함으로써 단일의 공정으로 측벽 프로파일을 갖는 콘택홀을 형성하는 것을 특징으로 하는 콘택식각방법.
  2. 기판상에 절연층을 형성하는 스텝과, 절연층상에 포토레지스트패턴을 형성하여 절연층의 일부를 노출시키는 스텝과, CF4/폴리머 형성 개스/캐리어 개스의 조합을 갖는 식각장비에서 캐리어 개스의 양(flowrate)을 조절하여 절연층을 식각하는 스텝과, 남아 있는 포토레지스트패턴을 제거하여 슬로프한 측벽 프로파일(sloped side wall profile)을 갖는 콘택홀을 형성하는 스텝을 포함하는 것을 특징으로 하는 콘택식각방법.
  3. 제2항에 있어서, 캐리어 개스로서 Ar, He, Xe, N2중 하나가 사용되는 것을 특징으로 하는 콘택식각방법.
  4. 제2항에 있어서, 폴리머 형성 개스로서 CHF3, C2H6, CF3, C3F3, C3F8, C4F8중 하나가 사용되는 것을 특징으로 하는 콘택식각방법.
  5. 제2항에 있어서, 절연층으로서 실리콘산화막이 사용되는 것을 특징으로 하는 콘택식각방법.
  6. 제2항에 있어서, 식각장비가 MERIE 장비인 경우 CF4/폴리머 형성 개스/캐리어 개스의 조합에서 캐리어 개스의 양은 0~200SCCM의 범위에서 적용되고, 폴리머 형성 개스의 충 개스양에 대한 비율은 20~80%의 범위 내에서 적용되는 것을 특징으로 하는 콘택식각방법.
  7. 제2항에 있어서, 식각장비가 내로우 갭 장비(narrow gap etcher)인 경우 CF4/폴리머 형성 개스/캐리어 개스의 조합에서 캐리어 개스는 100~400SCCM의 범위내에서 적용되고, 폴리머 형성 개스의 총 개스양에 대한 비율은 20~80%의 범위내에서 적용되는 것을 특징으로 하는 콘택식각방법.
  8. 제2항에 있어서, 내로우 갭 장비로는 RIE 식각장비 또는 플라즈마형 식각장비 중 하나가 사용되는 것을 특징으로 하는 콘택식각방법.
  9. 기판상에 절연층을 형성하는 스텝과, 절연층상에 포토레지스트패턴을 형성하여 절연층의 일부를 노출시키는 스텝과, CF4/폴리머 형성 개스/캐리어 개스의 조합을 갖는 식각장비에서 캐리어 개스의 양을 적게 조절하여 절연층을 1차로 식각하는 스텝과, 상기 식각장비에서 캐리어 개스의 양을 상기 1차 식각시보다 상대적으로 많게 조절하여 절연층을 2차로 식각하는 스텝과, 남아 있는 포토레지스트패턴을 제거하여 원하는 슬로프한 측벽 프로파일을 갖는 콘택홀을 형성하는 스텝을 포함하는 것을 특징으로 하는 콘택식각방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030491A 1994-11-19 1994-11-19 콘택식각방법 KR0140638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030491A KR0140638B1 (ko) 1994-11-19 1994-11-19 콘택식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030491A KR0140638B1 (ko) 1994-11-19 1994-11-19 콘택식각방법

Publications (2)

Publication Number Publication Date
KR960019515A true KR960019515A (ko) 1996-06-17
KR0140638B1 KR0140638B1 (ko) 1998-07-15

Family

ID=19398407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030491A KR0140638B1 (ko) 1994-11-19 1994-11-19 콘택식각방법

Country Status (1)

Country Link
KR (1) KR0140638B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780628B1 (ko) * 2005-11-15 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780628B1 (ko) * 2005-11-15 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Also Published As

Publication number Publication date
KR0140638B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100218763B1 (ko) 실리콘계 피에칭재의 에칭방법
KR940022724A (ko) 드라이에칭방법
MY113878A (en) Semiconductor apparatus having wiring groove and contact hole formed in self-alignment manner and method of fabricating the same
EP0805485A3 (en) Method for plasma etching dielectric layers with high selectivity and low microloading effect
KR100244793B1 (ko) 반도체 소자의 콘택홀 형성방법
KR960019515A (ko) 콘택식각방법
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
GB2320613A (en) Interconnect fabrication
KR950021178A (ko) 반도체 장치의 제조 방법
KR19980028825A (ko) 감광막 식각방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
JPH07297174A (ja) 半導体装置の製造方法
KR100458087B1 (ko) 반도체장치제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
JPH07135198A (ja) エッチング方法
JPH0645290A (ja) 半導体装置の製造方法
KR970023731A (ko) 반도체 장치의 콘택홀 형성 방법
KR970023752A (ko) 미세패턴 형성방법
KR970072134A (ko) 반도체 장치의 실리콘 나이트라이드막 에칭 방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR0137716B1 (ko) 반도체 소자의 콘텍 식각방법
KR980012091A (ko) 반도체 장치의 폴리사이드 형성방법
KR970030387A (ko) 반도체 장치의 콘택 형성방법
KR970053955A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee