KR970053955A - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 SEPOX 공정에서 식각저지층으로 사용되는 질화막의 패턴을 수직적으로 형성시킬 수 있는 형성할 수 있는 반도체 장치의 제조 방법에 관한 것으로, 반도체 기판상에 산화막, 폴리실리콘막, 그리고 질화막을 순차적으로 형성하는 공정과 상기 질화막상에 포토레지스트 패턴을 형성하여 상기 질화막의 패턴이 형성될 영역을 정의하는 공정과 상기 질화막상에 포토레지스트 패턴을 마스크로 사용하여 RF가 약 700-1200W 정도의 범위이고, 유량이 약 500-1000sccom 정도의 범위인 Ar 개스를 이용하여 상기 질화막을 식각하는 공정과 상기 질화막 패턴의 선폭을 조절하는 공정을 포함하고 있다. 이 방법에 의해서, SEPOX 공정에서 식각저지층의 역할을 맡는 질화막 패텬을 수직적인 구조를 갖도록 형성할 수 있다.

Description

반도체장치의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2C도는 본 발명에 따른 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.

Claims (3)

1. 반도체 기판(10)상에 순차적으로 형성된 산화막(12)과 폴리실리콘 막(14)을 사이에 두고 질화막(16)을 형성하는 공정과 상기 질화막(16)상에 포토레지스트 패턴(18)을 형성하여 상기 질화막 (16)의 패턴이 형성될 영역(20)을 정의하는 공정과 상기 포토레지스트 패턴(18)을 마스크로 사용하여 RF가 약 700-1200W 정도의 범위이고, 개스의 유량이 약 500-1000sccm 정도의 범위인 Ar 개스를 이용하여 상기 질화막(16) 식각하는 공정과 상기 식각공정에서 형성된 상기 질화막 패턴(16a)의 선폭을 조절하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 질화막 패턴(16a)의 선폭은 CF₄또는 CHF₃개스중 어느 하나의 개스를 사용하여 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
3. 제2항에 잇어서, 상기 CF₄또는 CHF₃개스의 유량은 각가 약 50-100, 50-50sccm 범위내인 것을 특징으로 하는 반도체 장치의 제조 방법.

   ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.