KR970072134A - 반도체 장치의 실리콘 나이트라이드막 에칭 방법 - Google Patents
반도체 장치의 실리콘 나이트라이드막 에칭 방법 Download PDFInfo
- Publication number
- KR970072134A KR970072134A KR1019960012487A KR19960012487A KR970072134A KR 970072134 A KR970072134 A KR 970072134A KR 1019960012487 A KR1019960012487 A KR 1019960012487A KR 19960012487 A KR19960012487 A KR 19960012487A KR 970072134 A KR970072134 A KR 970072134A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- silicon nitride
- chf
- etching
- mixed gas
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치의 실리콘 나이트라이드막 에칭 방법에 관한 것으로, 본 발명에서는 반도체 기판상의 도전층 위에 적층된 실리콘 나이트라이드막을 포토레지스트 패턴을 에칭 마스크로 하여 에칭하는 데 있어서, O2/CHF3/NF3/Ar으로 이루어지는 제1혼합 가스를 이용하여 상기 실리콘 나이트라이드막을 저스트 에칭하여 실리콘 나이트라이드막 패턴을 형성하는 1차 에칭 단계와, CHF3/Ar으로 이루어지는 제2혼합 가스를 이용하여 상기 실리콘 나이트라이드막을 오버 에칭하는 2차 에칭 단계를 포함한다. 본 발명에 의하면, 도전층의 상부에 형성된 실리콘 나이트라이드막의 양호한 버티칼 프로파일 형성이 가능하고, 또한 포토레지스트와의 고선택적 에칭이가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도내지 제3도는 본 발명의 바람직한 실시예에 따른 실리콘 나이트라이드막의 에칭 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.
Claims (3)
- 반도체 기판상의 도전층 위에 적층된 실리콘 나이트라이드막을 포토레지스트 패턴을 에칭 마스크로 하여 에칭하는 데 있어서, O2/CHF3/NF3/Ar으로 이루어지는 제1혼합 가스를 이용하여 상기 실리콘 나이트라이드막을 저스트 에칭하여 실리콘 나이트라이드막 패턴을 형성하는 1차 에칭 단계와, CHF3/Ar으로 이루어지는 제2혼합 가스를 이용하여 상기 실리콘 나이트라이드막을 오버 에칭하는 2차 에칭 단계를 포함하는 것을 특징으로 하는 반도체 장치의 에칭 방법.
- 제1항에 있어서, 상기 제1혼합 가스는 1~40부피%의 O2와, 0~100부피%의 Ar을 포함하고, 0.01≤〔NF3〕/(〔CHF3〕+〔NF3〕)〈1 및 0≤〔Ar〕/(〔O2〕+〔CHF3〕+〔NF3〕+〔Ar〕)〈1의 조건을 만족하는 것을 특징으로 하는 반도체 장치의 에칭 방법.
- 제1항에 있어서, 상기 제2혼합 가스는 0≤〔CHF3〕/(〔Ar〕+〔CHF3〕〈1의 조건을 만족하는 것을 특징으로 하는 반도체 장치의 에칭 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012487A KR970072134A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 실리콘 나이트라이드막 에칭 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012487A KR970072134A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 실리콘 나이트라이드막 에칭 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970072134A true KR970072134A (ko) | 1997-11-07 |
Family
ID=66217139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012487A KR970072134A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 실리콘 나이트라이드막 에칭 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970072134A (ko) |
-
1996
- 1996-04-24 KR KR1019960012487A patent/KR970072134A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
KR970077353A (ko) | 반도체 디바이스의 제조 방법 | |
KR970072134A (ko) | 반도체 장치의 실리콘 나이트라이드막 에칭 방법 | |
KR980005629A (ko) | 폴리사이드 구조의 게이트 형성방법 | |
KR950021178A (ko) | 반도체 장치의 제조 방법 | |
KR970053955A (ko) | 반도체 장치의 제조방법 | |
KR100223869B1 (ko) | 반도체 소자의 제조 방법 | |
KR970077232A (ko) | 반도체 장치의 스몰콘택홀 형성방법 | |
KR960019515A (ko) | 콘택식각방법 | |
KR970023731A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR970060387A (ko) | 반도체 장치의 제조 방법 | |
KR970077242A (ko) | 반도체 소자의 실리콘 질화막 식각 방법 | |
KR970072308A (ko) | 반도체 장치의 필드 산화막 형성방법 | |
KR970052419A (ko) | 반도체 소자의 패드 형성 방법 | |
KR970072094A (ko) | 반도체 장치의 콘택 식각 방법 | |
KR960026400A (ko) | 반도체소자의 다결정실리콘 배선 제조방법 | |
KR970018199A (ko) | 반도체 장치의 평탄화 방법 | |
KR980005651A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR980006068A (ko) | 반도체 장치의 아이솔레이션 방법 | |
KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR970072012A (ko) | 반도체장치의 패턴 형성방법 | |
KR960015765A (ko) | 반도체장치의 제조방법 | |
KR930001335A (ko) | 반도체 장치의 다결정 실리콘층 식각방법 | |
KR970023737A (ko) | 반도체장치의 금속배선 형성방법 | |
KR960035831A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |