KR970077242A - 반도체 소자의 실리콘 질화막 식각 방법 - Google Patents

반도체 소자의 실리콘 질화막 식각 방법 Download PDF

Info

Publication number
KR970077242A
KR970077242A KR1019960017135A KR19960017135A KR970077242A KR 970077242 A KR970077242 A KR 970077242A KR 1019960017135 A KR1019960017135 A KR 1019960017135A KR 19960017135 A KR19960017135 A KR 19960017135A KR 970077242 A KR970077242 A KR 970077242A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching
semiconductor device
gas
Prior art date
Application number
KR1019960017135A
Other languages
English (en)
Other versions
KR100237015B1 (ko
Inventor
이정석
남기원
김광철
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017135A priority Critical patent/KR100237015B1/ko
Publication of KR970077242A publication Critical patent/KR970077242A/ko
Application granted granted Critical
Publication of KR100237015B1 publication Critical patent/KR100237015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 실리콘 질화막 식각 방법에 관한 것으로, 낮은 식각 선택비로 인한 하부층의 손실을 방지하기 위하여 불화탄소(CF4,CHF3등)계의 가스에 산화질소(N2O)가스가 첨가된 식각 가스를 이용하여 실리콘 질화막을 식각하므로써 식각 선택비의 증가로 하부층의 손실이 방지되며, 폴리머의 생성을 감소시켜 후속공정을 용이하게 실시할 수 있도록 한다. 따라서 소자의 수율이 향상될 수 있는 반도체 소자의 실리콘 질화막 식각 방법에 관한 것이다.

Description

반도체 소자의 실리콘 질화막 식각 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명에 따른 실리콘 질화막 식각 방법을 설명하기 위한 소자의 단면도.

Claims (3)

  1. 반도체 소자의 실리콘 질화막 식각 방법에 있어서, 식각 속도를 증가시키며, 폴리머의 생성을 감소시키기 위하여 불화탄소계의 가스에 산화질소(N2O) 가스가 첨가된 식각 가스를 이용하여 실리콘 질화막을 식각하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
  2. 제1항에 있어서, 상기 불화탄소 계의 가스는 CF4인 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
  3. 제1항에 있어서, 상기 불화탄소 계의 가스는 CHF3인 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017135A 1996-05-21 1996-05-21 반도체 소자의 실리콘 질화막 식각 방법 KR100237015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017135A KR100237015B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 질화막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017135A KR100237015B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 질화막 식각 방법

Publications (2)

Publication Number Publication Date
KR970077242A true KR970077242A (ko) 1997-12-12
KR100237015B1 KR100237015B1 (ko) 2000-01-15

Family

ID=19459298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017135A KR100237015B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 질화막 식각 방법

Country Status (1)

Country Link
KR (1) KR100237015B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539578B1 (ko) * 2004-06-18 2005-12-29 동부아남반도체 주식회사 반도체 소자 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088238B2 (ja) * 1987-11-19 1996-01-29 松下電器産業株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539578B1 (ko) * 2004-06-18 2005-12-29 동부아남반도체 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100237015B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR970077242A (ko) 반도체 소자의 실리콘 질화막 식각 방법
KR970023814A (ko) 반도체 건식에칭방법
KR970072134A (ko) 반도체 장치의 실리콘 나이트라이드막 에칭 방법
KR950012612A (ko) 건식식각공정후의 실리콘기판 표면처리방법
KR970060387A (ko) 반도체 장치의 제조 방법
KR960002744A (ko) 반도체 소자의 소자분리막 형성방법
KR970018102A (ko) 높은 종횡비(High aspect ratio)를 갖는 스몰 콘택홀의 형성 방법
KR930001335A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR970072308A (ko) 반도체 장치의 필드 산화막 형성방법
KR980005760A (ko) 반도체 장치의 제조방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR960026581A (ko) 반도체 소자의 필드산화막 형성방법
KR970077692A (ko) 반도체장치의 게이트 형성방법
KR960026122A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970023756A (ko) 반도체장치의 스페이서 형성방법
KR940027080A (ko) 반도체 소자의 저온 건식식각 방법
KR980005731A (ko) 반도체 소자 제조시 실리콘 산화막의 습식 식각 방법
KR980005479A (ko) 반도체 소자의 콘택홀 형성방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법
KR980005572A (ko) 반도체 소자의 금속층 패턴 형성방법
KR980006068A (ko) 반도체 장치의 아이솔레이션 방법
KR970077232A (ko) 반도체 장치의 스몰콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee