KR940027080A - 반도체 소자의 저온 건식식각 방법 - Google Patents
반도체 소자의 저온 건식식각 방법 Download PDFInfo
- Publication number
- KR940027080A KR940027080A KR1019930008076A KR930008076A KR940027080A KR 940027080 A KR940027080 A KR 940027080A KR 1019930008076 A KR1019930008076 A KR 1019930008076A KR 930008076 A KR930008076 A KR 930008076A KR 940027080 A KR940027080 A KR 940027080A
- Authority
- KR
- South Korea
- Prior art keywords
- dry etching
- etching method
- low temperature
- gas
- temperature dry
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조 공정의 건식 식각 방법에 있어서, 웨이퍼(4)를 저온으로 유지하면서 단일 가스 또는 폴리머(Polymer)을 형성하지않는 2개이상의 플라즈마 가스를 이용해 비등방성 식각을 하는 것을 특징으로 하는 저온 건식식각 방법으로서, 상기 웨이퍼를 -15℃이하로 유지시켜 패턴 측벽이 식각되는 언더컷(Undercut)을 방지하므로 폴리머(Polymer) 가스를 사용할 필요가 없기 때문에 패턴 측벽에 폴리머가 형성되는 것을 방지하여 웨이퍼 오염 및 로딩(Loading) 효과를 최대한 줄일수 있으며 또한 공정단계별로 동일한 가스를 사용 식각하므로써 공정의 간소화를 가져올 수 있는 반도체 소자의 저온건식식각 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 건식식각 방법을 나타낸 단면도.
Claims (3)
- 반도체 소자 제조 공정의 건식 식각 방법에 있어서, 웨이퍼를 -15℃이하로 유지하면서 단일 가스 또는 폴리머(Polymer)를 형성하지않는 2개이상의 플라즈마 가스를 이용해 비등방성 식각을 하는 것을 특징으로 하는 반도체 소자의 저온 건식식각 방법.
- 제1항에 있어서, 상기 플라즈마 가스는 폴리실리콘막 및 금속막 식각시 Cl2또는 Cl2/N2, Cl2/O2가스를 사용하는 것을 특징으로 하는 반도체 소자의 저온 건식식각 방법.
- 제1항에 있어서, 상기 플라즈마 가스는 산화막 식각시 CHF3가스를 사용하는 것을 특징으로 하는 반도체 소자의 저온 건식 식각 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008076A KR940027080A (ko) | 1993-05-11 | 1993-05-11 | 반도체 소자의 저온 건식식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008076A KR940027080A (ko) | 1993-05-11 | 1993-05-11 | 반도체 소자의 저온 건식식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940027080A true KR940027080A (ko) | 1994-12-10 |
Family
ID=67137297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930008076A KR940027080A (ko) | 1993-05-11 | 1993-05-11 | 반도체 소자의 저온 건식식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940027080A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399442B1 (ko) * | 2001-06-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
-
1993
- 1993-05-11 KR KR1019930008076A patent/KR940027080A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399442B1 (ko) * | 2001-06-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022724A (ko) | 드라이에칭방법 | |
| KR910016055A (ko) | 이산화규소 rie 에칭법 | |
| KR940027080A (ko) | 반도체 소자의 저온 건식식각 방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR970023814A (ko) | 반도체 건식에칭방법 | |
| KR100226216B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR970018102A (ko) | 높은 종횡비(High aspect ratio)를 갖는 스몰 콘택홀의 형성 방법 | |
| KR930020601A (ko) | 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR940027096A (ko) | 반도체 소자의 폴리실리콘막 건식식각 방법 | |
| KR970023813A (ko) | 반도체 소자 제조 방법 | |
| KR930005124A (ko) | 콘택 에치중의 사이드월 폴리머 제거방법 | |
| JPH0362518A (ja) | エッチング方法 | |
| KR970023812A (ko) | 반도체 소자의 산화막 식각 방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR970018180A (ko) | 반도체 소자 제조방법 | |
| KR970053021A (ko) | 반도체 소자의 형성 방법 | |
| KR980006069A (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR19990086051A (ko) | 실리콘 기판 상의 폴리실리콘의 제거 방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960039152A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR970077242A (ko) | 반도체 소자의 실리콘 질화막 식각 방법 | |
| KR940022186A (ko) | 반사방지층과 폴리사이드막의 비등방성 식각 방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR960035869A (ko) | 반도체 소자의 건식식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |