KR19990086051A - 실리콘 기판 상의 폴리실리콘의 제거 방법 - Google Patents

실리콘 기판 상의 폴리실리콘의 제거 방법 Download PDF

Info

Publication number
KR19990086051A
KR19990086051A KR1019980018838A KR19980018838A KR19990086051A KR 19990086051 A KR19990086051 A KR 19990086051A KR 1019980018838 A KR1019980018838 A KR 1019980018838A KR 19980018838 A KR19980018838 A KR 19980018838A KR 19990086051 A KR19990086051 A KR 19990086051A
Authority
KR
South Korea
Prior art keywords
silicon substrate
etching
polysilicon layer
polysilicon
etched
Prior art date
Application number
KR1019980018838A
Other languages
English (en)
Inventor
박영렬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980018838A priority Critical patent/KR19990086051A/ko
Publication of KR19990086051A publication Critical patent/KR19990086051A/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 기판 상의 폴리실리콘 제거 방법에 관한 것으로, 폴리실리콘을 제거하는 과정에서 폴리실리콘 하부의 실리콘 기판이 과다하게 제거되는 것을 방지하기 위하여, 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법으로서, 실리콘 기판 상의 폴리실리콘 층을 일차적으로 식각하는 단계와, 일차적 식각 단계에서 제거되지 않은 폴리실리콘 층을 CF4, CH2F2, CF3그리고 C2F6으로 이루어진 그룹으로부터 선택된 물질로 이차적으로 식각하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법을 제공한다.

Description

실리콘 기판 상의 폴리실리콘의 제거 방법.(method for removing poly-Si on the Si-substrate)
본 발명은 실리콘 기판 상의 폴리실리콘 제거 방법에 관한 것으로, 더욱 상세하게는 폴리실리콘 층을 식각할 때 폴리실리콘 층 하부의 실리콘 기판 부분이 과다하게 식각되는 것을 억제할 수 있는 실리콘 기판 상의 폴리실리콘 제거 방법에 관한 것이다.
반도체 제품 중에서 바이폴라(bipolar) 특성을 이용하는 반도체 제품의 제조 공정에 있어서, 베이스(base)를 형성하기 위해 실리콘 기판(Si-substrate) 상의 폴리실리콘 층(Poly-Si layer)을 제거하는 공정을 거치게 된다. 폴리실리콘 층을 제거하는 과정에서 완전히 균일한 식각속도를 유지할 수 없기 때문에, 일부 부위에서는 폴리실리콘 층이 완전히 식각되지 않는 부분이 있어 추가적인 식각 공정을 진행하게 된다.
그러나, 폴리실리콘과 실리콘 기판은 식각시 선택비가 낮고, 폴리실리콘 층과 실리콘 기판 사이에 실리콘 산화막과 같은 보호층(blocking layer)이 없기 때문에, 앞 공정과 같은 조건으로 추가적인 식각 공정을 진행할 경우에, 앞의 식각 공정에서 폴리실리콘 층이 완전히 제거되어 실리콘 기판이 외부에 노출된 부분에 있어서는 그 부분의 실리콘 기판이 과다하게 식각(Recess)될 우려가 있다. 그리고, 크리티컬 디맨션(critical dimension)을 맞추기 위해서는 상당량의 식각량을 조건으로 삼아야 하는데 동일한 식각 조건으로 진행할 경우에 실리콘 기판이 과다하게 식각되는 점을 고려하지 않을 수 없다.
따라서, 본 발명의 목적은 폴리실리콘에 대한 식각량을 많이 가져가면서 실리콘 기판이 식각되는 것을 최소화할 수 있는 실리콘 기판 상의 폴리실리콘 제거 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 실리콘 기판 상의 폴리실리콘이 식각되는 상태를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
12 : 실리콘 기판(Si-substrate) 14 : 필드 산화막(filed Oxide)
16 : 폴리실리콘 층(poly-Si layer) 18 : 포토레지스트(photoresist)
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법으로서, 실리콘 기판 상의 폴리실리콘 층을 일차적으로 식각하는 단계와, 일차적 식각 단계에서 제거되지 않은 폴리실리콘 층을 CF4, CH2F2, CF3그리고 C2F6으로 이루어진 그룹으로부터 선택된 물질로 이차적으로 식각하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법을 제공한다. 특히, 본 발명의 이차적으로 식각하는 단계에 사용되는 물질은 일차적 식각 단계의 식각 물질에 비하여 식각속도가 낮아 실리콘 기판의 과다한 식각을 최소화할 수 있다.
하나의 바람직한 실시 양태에 있어서, 본 발명의 일차적으로 식각하는 단계는, SF6,Cl2그리고 HBr로 이루어진 그룹으로부터 선택된 물질로 폴리실리콘 층을 식각하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 실리콘 기판 상의 폴리실리콘이 식각되는 상태를 나타내는 단면도이다. 도 1을 참조하면, 실리콘 기판(12) 상에 소정의 간격을 두고 필드 산화막(14; filed Oxide; SiO2)이 형성되어 있으며, 필드 산화막(14)을 포함한 실리콘 기판(12) 상에 소정의 두께를 갖는 폴리실리콘 층(16)이 형성된 상태에서, 필드 산화막(14) 사이에 형성된 실리콘 기판 상부(13)의 폴리실리콘 층(16)을 식각하기 위하여 포토레지스트(18; photoresist)를 도포한다. 그리고, 실리콘 기판 상부(13)의 폴리실리콘 층(16) 상부의 포토레지스트(18)를 현상하여 윈도우(19; window)를 형성한다.
다음으로, SF6,Cl2그리고 HBr와 같은 물질을 이용하여 폴리실리콘 층(16)에 대한 일차적으로 식각 공정을 진행한다. 이와 같은 일차적 식각 공정에 의해 식각되지 않은 폴리실리콘 층(16)은 탄소(C)와 플루오르(F)로 이루어진 화학물질 예를 들면, CF4, CH2F2, CF3그리고 C2F6으로 이루어진 그룹으로부터 선택된 물질로 이차적으로 식각하여 실리콘 기판 상(13)의 폴리실리콘 층(16)에 대한 식각 공정을 완료하게 된다. CF4, CH2F2, CF3및 C2F6과 같은 물질은 일차적 식각 공정에 사용되는 기체에 비하여 식각속도가 느려 이차적 식각 공정에서 실리콘 기판(12)이 과다하게 식각되는 것을 막게된다. 여기서, 진행되는 식각 공정은 건식 식각 방법으로 진행된다.
그리고, 폴리실리콘 층(16)에 대한 식각 공정 이후에 포토레지스트(18)는 제거된다.
여기서, 도면부호 a는 실리콘 기판(12) 상부의 폴리실리콘 층(16)의 식각될 부분을 가리키고, 도면부호 B는 폴리실리콘 층(16)의 식각 공정에서 실리콘 기판이(12) 식각되는 부분을 가리키며, 본 발명은 실리콘 기판이 식각되는 부분(b)을 최소화하는데 있다.
한편, 실리콘 기판 상부에 형성된 폴리실리콘 층을 제거하는 공정에 본 발명에 따른 공정을 사용하는 발명은 본 발명의 기술적 사상의 범위에 속하는 발명이다.
따라서, 본 발명에 따르면 실리콘 기판 상의 폴리실리콘 층을 제거하는 과정에서 실리콘 기판이 과다하게 식각되는 것을 막을 수 있다.

Claims (2)

  1. 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법으로서,
    상기 실리콘 기판 상의 폴리실리콘 층을 일차적으로 식각하는 단계와;
    상기 일차적 식각 단계에서 제거되지 않은 폴리실리콘 층을 CF4, CH2F2, CF3그리고 C2F6으로 이루어진 그룹으로부터 선택된 물질로 이차적으로 식각하는 단계;를 포함하는 것을 특징으로 하는 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법.
  2. 제 1항에 있어서, 상기 일차적으로 식각하는 단계는 SF6,Cl2그리고 HBr로 이루어진 그룹으로부터 선택된 물질로 상기 폴리실리콘 층을 식각하는 것을 특징으로 하는 실리콘 기판 상에 형성된 폴리실리콘 층을 제거하는 방법.
KR1019980018838A 1998-05-25 1998-05-25 실리콘 기판 상의 폴리실리콘의 제거 방법 KR19990086051A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018838A KR19990086051A (ko) 1998-05-25 1998-05-25 실리콘 기판 상의 폴리실리콘의 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018838A KR19990086051A (ko) 1998-05-25 1998-05-25 실리콘 기판 상의 폴리실리콘의 제거 방법

Publications (1)

Publication Number Publication Date
KR19990086051A true KR19990086051A (ko) 1999-12-15

Family

ID=65892184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018838A KR19990086051A (ko) 1998-05-25 1998-05-25 실리콘 기판 상의 폴리실리콘의 제거 방법

Country Status (1)

Country Link
KR (1) KR19990086051A (ko)

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4690728A (en) Pattern delineation of vertical load resistor
US5698072A (en) Dry etching method
US5387312A (en) High selective nitride etch
US6069087A (en) Highly selective dry etching process
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
KR19990086051A (ko) 실리콘 기판 상의 폴리실리콘의 제거 방법
US20010051386A1 (en) Method of manufacturing a semiconductor device
US5990018A (en) Oxide etching process using nitrogen plasma
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100265340B1 (ko) 반도체소자 제조방법
JPH07135198A (ja) エッチング方法
KR20030059418A (ko) 반도체 소자의 제조방법
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
KR100267086B1 (ko) 반도체 소자의 글래스 식각방법
KR0151618B1 (ko) 폴리실리콘 패턴 형성방법
KR19990024728A (ko) 반도체소자의 트랜치 형성방법
KR980012091A (ko) 반도체 장치의 폴리사이드 형성방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR20000031235A (ko) 반도체소자의 패턴 형성방법
KR100226216B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100920037B1 (ko) 반도체소자의 트렌치 형성방법
KR20040055148A (ko) 반도체소자의 트렌치 형성방법
KR20010005085A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination