KR960035869A - 반도체 소자의 건식식각 방법 - Google Patents
반도체 소자의 건식식각 방법 Download PDFInfo
- Publication number
- KR960035869A KR960035869A KR1019950006352A KR19950006352A KR960035869A KR 960035869 A KR960035869 A KR 960035869A KR 1019950006352 A KR1019950006352 A KR 1019950006352A KR 19950006352 A KR19950006352 A KR 19950006352A KR 960035869 A KR960035869 A KR 960035869A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polycrystalline silicon
- dry etching
- semiconductor device
- etching method
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 건식식각 방법에 관한 것으로, 특히 식각후 산화막에 측벽의 형태로 형성된 폴리머와 다결정 실리콘 잔류물질의 제거에 적합하도록 한 다결정 실리콘의 건식식각 방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 건식식각 방법은 패턴이 형성되어 있는 기판위에 다결정 실리콘을 형성하는 공정과, 다결정 실리콘 하측의 패턴과 비교하여 식각선택비가 높고 이방성 식각특성을 갖는 건식식각으로 다결정 실리콘을 선택적 식각하는 공정과, 다결정 실리콘 하측의 패턴과 비교하여 식각 선택비가 낮고 등방성 식각특성을 갖는 건식식각으로 다결정 실리콘을 식각하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 폴리실리콘의 건식식각 방법에 대한 공정도 및 사시도.
Claims (4)
- 패턴이 형성되어 있는 기판위에 다결정 실리콘을 형성하는 공정과, 다결정 실리콘 하측의 패턴과 비교하여 식각선택비가 높고 이방성 식각특성을 갖는 건식식각으로 다결정 실리콘을 선택적 식각하는 공정과, 다결정 실리콘 하측의 패턴과 비교하여 식각 선택비가 낮고 등방성 식각특성을 갖는 건식식각으로 다결정 실리콘을 식각하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 건식식각 방법.
- 제1항에 있어서, 제1공정은 Cl2, Cl2/O2, HBr/Cl/He-O2중 하나 또는 복수의 가스를 사용하여 식각함을 특징으로 하는 반도체 소자의 건식식각 방법.
- 제1항에 있어서, 기판에 RF바이어스를 인가시켜 식각함을 특징으로 하는 반도체 소자의 건식식각방법.
- 제1항에 있어서, 제2공정은 30~50mTorr 압력에서, 80~120W의 고주파 및 60~90GAUSS의 자력조건으로 CF4가스를 20~40SCCM주입하여 식각함을 특징으로 하는 반도체 소자의 건식식각 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006352A KR960035869A (ko) | 1995-03-24 | 1995-03-24 | 반도체 소자의 건식식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006352A KR960035869A (ko) | 1995-03-24 | 1995-03-24 | 반도체 소자의 건식식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960035869A true KR960035869A (ko) | 1996-10-28 |
Family
ID=66553066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006352A KR960035869A (ko) | 1995-03-24 | 1995-03-24 | 반도체 소자의 건식식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960035869A (ko) |
-
1995
- 1995-03-24 KR KR1019950006352A patent/KR960035869A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015770A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR940001409A (ko) | 반도체 메모리 장치의 제조방법 | |
| JP2758771B2 (ja) | 素子分離領域の形成方法 | |
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR960035869A (ko) | 반도체 소자의 건식식각 방법 | |
| KR940027074A (ko) | 경사식각에 의한 반도체 소자의 콘택홀 형성방법 | |
| KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR970023731A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR950014973A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR930018668A (ko) | 반응성 이온 식각을 이용한 산화막 식각에 의한 기판 표면 손상의 제거방법 | |
| KR100223869B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960043110A (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970052397A (ko) | 반도체 장치의 제조방법 | |
| KR940027080A (ko) | 반도체 소자의 저온 건식식각 방법 | |
| KR970003497A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR970003596A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR970053388A (ko) | 반도체 장치의 쉘로우 트랜치 아이솔레이션 형성 방법 | |
| KR970003641A (ko) | 잔류 폴리실리콘 제거 방법 | |
| KR970052200A (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH03203230A (ja) | 非晶質シリコンのエッチング方法 | |
| KR950001411A (ko) | 폴리실리콘막 식각방법 | |
| KR970018180A (ko) | 반도체 소자 제조방법 | |
| KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR980011966A (ko) | 반도체 소자의 스페이서 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |