KR940027074A - 경사식각에 의한 반도체 소자의 콘택홀 형성방법 - Google Patents

경사식각에 의한 반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR940027074A
KR940027074A KR1019930009727A KR930009727A KR940027074A KR 940027074 A KR940027074 A KR 940027074A KR 1019930009727 A KR1019930009727 A KR 1019930009727A KR 930009727 A KR930009727 A KR 930009727A KR 940027074 A KR940027074 A KR 940027074A
Authority
KR
South Korea
Prior art keywords
contact hole
insulating film
etching
semiconductor device
inclined etching
Prior art date
Application number
KR1019930009727A
Other languages
English (en)
Other versions
KR970000692B1 (en
Inventor
정의삼
이병석
윤용혁
김경진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR93009727A priority Critical patent/KR970000692B1/ko
Publication of KR940027074A publication Critical patent/KR940027074A/ko
Application granted granted Critical
Publication of KR970000692B1 publication Critical patent/KR970000692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 경사식각에 의한 반도체 소자의 콘택홀 형성방법에 관한 것으로, 예정된 콘택홀을 형성하기 위하여 절연막(3)상에 콘택홀 마스크(4)를 형성하는 제1단계, 상기 콘택홀 마스크(4)를 이용하여 중합체(11)를 감광막 패턴 측벽에 생성하면서 상기 절연막(3)을 일정시간 동안 경사식각하는 제2단계 및 상기 절연막(3) 경사식각후 콘택홀 영역(5)에 잔류되어 있는 절연막(3)을 식각한후, 상기 콘택홀 마스크(4)를 제거하는 제3단계를 포함하여 이루어짐으로써, 서브-마이크론 또는 0.5마이크론 크기 이하의 콘택홀을 새로운 장비 또는 공정을 도입하지 않고 기존공정으로 안정적으로 형성할 수 있어 디바이스 제조 단가를 절감할 수 있으며, 오정렬에 의한 인접 전도체와의 간격 단축현상 또는 스페이서 산화막 및 폴리실리콘의 네가티브현상으로 인한 이온주입 불량등을 예방할 수 있어 소자의 수율향상의 효과를 얻을 수 있다.

Description

경사식각에 의한 반도체 소자의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도, 제4도는 콘택 마스크 작업후의 콘택홀 크기(DICD) 및 콘택홀 식각후의 콘택홀 크기(FICD)를 도시한 그래프, 제5도는 콘택홀 식각후의 콘택홀 크기(FICD)와 콘택 마스크 작업후의 콘택홀 크기(DICD)와의 차이를 나타낸 CD-BIAS그래프.

Claims (3)

  1. 절연막(3) 경사식각에 의한 반도체 소자의 콘택홀 형성방법에 있어서, 예정된 콘택홀을 형성하기 위하여 절연막(3)상에 콘택홀 마스크(4)를 형성하는 제1단계, 상기 콘택홀 마스크(4)를 이용하여 중합체(11)를 감광막 패턴 측벽에 생성하면서 상기 절연막(3)을 일정시간 동안 경사식각하는 제2단계 및 상기 절연막(3) 경사식각후 콘택홀 영역(5)에 잔류되어 있는 절연막(3)을 식각한후, 상기 콘택홀 마스크(4)를 제거하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 경사식각에 의한 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제2단계의 경사식각 조건은 50 내지 150sccm CHF3, 10sccm 이하의 O2, 70 내지 110mT, 60 내지 80Gauss 및 500 내지 700Watt인 것을 특징으로 하는 경사식각에 의한 반도체 소자의 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 제2단계의 절연막(3) 경사식각시 절연막(3)을 완전히 제거하는 것을 특징으로 하는 경사식각에 의한 반도체 소자의 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93009727A 1993-05-31 1993-05-31 Contact hall forming method KR970000692B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93009727A KR970000692B1 (en) 1993-05-31 1993-05-31 Contact hall forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93009727A KR970000692B1 (en) 1993-05-31 1993-05-31 Contact hall forming method

Publications (2)

Publication Number Publication Date
KR940027074A true KR940027074A (ko) 1994-12-10
KR970000692B1 KR970000692B1 (en) 1997-01-18

Family

ID=19356530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93009727A KR970000692B1 (en) 1993-05-31 1993-05-31 Contact hall forming method

Country Status (1)

Country Link
KR (1) KR970000692B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447263B1 (ko) * 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
KR100462760B1 (ko) * 2002-06-11 2004-12-20 동부전자 주식회사 듀얼 다마신 공정에 있어서 산화막 식각 방법
KR100458464B1 (ko) * 1997-12-30 2005-02-05 주식회사 하이닉스반도체 반도체소자의콘택형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721250B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 미세 콘택홀 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458464B1 (ko) * 1997-12-30 2005-02-05 주식회사 하이닉스반도체 반도체소자의콘택형성방법
KR100447263B1 (ko) * 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
KR100462760B1 (ko) * 2002-06-11 2004-12-20 동부전자 주식회사 듀얼 다마신 공정에 있어서 산화막 식각 방법

Also Published As

Publication number Publication date
KR970000692B1 (en) 1997-01-18

Similar Documents

Publication Publication Date Title
KR940027074A (ko) 경사식각에 의한 반도체 소자의 콘택홀 형성방법
US3767493A (en) Two-step photo-etching method for semiconductors
KR100265340B1 (ko) 반도체소자 제조방법
KR100451990B1 (ko) 반도체소자 제조방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR970001696B1 (ko) 폴리머 제거를 위한 반도체 소자 제조 방법
KR980012091A (ko) 반도체 장치의 폴리사이드 형성방법
KR100790294B1 (ko) 반도체 소자의 제조 방법
KR970013022A (ko) 반도체장치의 콘택홀 형성방법
KR100520686B1 (ko) 반도체 소자의 트렌치 형성 방법
KR960026300A (ko) 미세 패턴 제조방법
KR920007825B1 (ko) 반도체장치의 계면활성 습식식각방법
KR940001297A (ko) 폴리머 제거방법
JPH118303A (ja) 半導体装置の製造方法
KR970023813A (ko) 반도체 소자 제조 방법
KR960035816A (ko) 반도체 소자의 콘택 형성방법
KR960026127A (ko) 고집적 반도체 소자의 리세스 어레이 형성 방법
JPH06151352A (ja) 半導体装置の製造方法
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR960002487A (ko) 반도체 소자의 콘택홀 단면형상 관측방법
KR970053486A (ko) 반도체 소자 분리방법
KR940016470A (ko) 경사면을 갖는 콘택홀 형성방법
KR970052248A (ko) 반도체소자의 콘택홀 형성 방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR900002420A (ko) 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee