KR970013022A - 반도체장치의 콘택홀 형성방법 - Google Patents

반도체장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR970013022A
KR970013022A KR1019950023852A KR19950023852A KR970013022A KR 970013022 A KR970013022 A KR 970013022A KR 1019950023852 A KR1019950023852 A KR 1019950023852A KR 19950023852 A KR19950023852 A KR 19950023852A KR 970013022 A KR970013022 A KR 970013022A
Authority
KR
South Korea
Prior art keywords
insulating layer
contact hole
forming
etching
spacer
Prior art date
Application number
KR1019950023852A
Other languages
English (en)
Other versions
KR0161878B1 (ko
Inventor
정승우
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023852A priority Critical patent/KR0161878B1/ko
Publication of KR970013022A publication Critical patent/KR970013022A/ko
Application granted granted Critical
Publication of KR0161878B1 publication Critical patent/KR0161878B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로, 하지층의 손상을 최소화하기 위한 것이다. 본 발명은 기판상에 절연층에 형성하는 공정과, 상기 절연층을 소정두께만큼 남기고 선택적으로 소정깊이 식각하여 콘택홀을 형성하는 공정, 상기 콘택홀 측벽에 상기 절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성한는 공정, 및 상기 스페이서와 절연층과의 높은 식각선택비를 이용하여 상기 남아 있는 절연층을 식각하여 최종적인 콘택홀을 형성하는 공정을 포함하여 이루어지는 반도체장치의 콘택홀 형성방법을 제공한다.

Description

반도체장치의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 콘택홀 형성방법을 도시한 공정순서도.

Claims (6)

  1. 기판상에 절연층을 형성하는 공정과,
    상기 절연층을 소정두께만큼 남기고 선택적으로 소정깊이 식각하여 콘택홀을 형성하는 공정,
    상기 콘택홀 측벽에 상기 절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정, 및
    상기스페이서와 절연층과의 높은 식각선택비를 이용하여 상기 남아 있는 절연층을 식각하여 최종적인 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  2. 기판상에 제1절연층과 상기 제1절연층과의 식각선택비가 높은 제2절연층을 차례로 형성하는 공정과,
    상기 제2절연층상에 포토레지스트를 도포하는 공정,
    상기 포토레지스트를 소정의 콘택홀 패턴으로 패터닝하는 공정,
    상기 포토레지스트패턴을 마스크로하여 상기 제1절연층을 소정두께만큼 남기고 상기 제2절연층 및 제1절연층을 식각하여 콘택홀을 형성하는 공정,
    상기 포토제지스트패턴을 제거하는 공정,
    상기 콘택홀 측벽에 상기 제1절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정,
    상기 제2절연막 및 스페이서를 마스크로하여 상기 남아 있는 제1절연층을 식각하여 최종콘택홀을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  3. 제2항에 있어서, 상기 남아 있는 제1절연층을 식각하는 공정은 상기 제1절연층과 상기 제2절연층 및 스페이서와의 높은 식각선택비를 이용하여 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  4. 제2항에 있어서, 상기 남아 있는 제1절연층을 식각하는 공정은 ICP방식을 이용한 고밀도 플라즈마 식각장비를 이용하여 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  5. 제4항에 있어서, 식가가스로 C2F6,C3F8,C4F8중에서 선택한 어느 하나를 사용하고, 소오스 파워;1800-3000W, 하부(bottom) 파워;700-1500W의 식각조건으로 식각을 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  6. 제2항에 있어서, 상기 제1절연층을 산화막이고, 제2절연층은 질화막임을 특징으로 하는 반도체장치의 콘택홀 형성방법.
KR1019950023852A 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법 KR0161878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023852A KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023852A KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR970013022A true KR970013022A (ko) 1997-03-29
KR0161878B1 KR0161878B1 (ko) 1999-02-01

Family

ID=19422678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023852A KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR0161878B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
KR100759256B1 (ko) * 2001-06-30 2007-09-17 매그나칩 반도체 유한회사 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100772077B1 (ko) * 2001-12-28 2007-11-01 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759256B1 (ko) * 2001-06-30 2007-09-17 매그나칩 반도체 유한회사 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100772077B1 (ko) * 2001-12-28 2007-11-01 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성방법
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR0161878B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
KR970052382A (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
WO2002011193A3 (en) Process for photoresist descumming and stripping in semiconductor applications by nh3 plasma
KR970013022A (ko) 반도체장치의 콘택홀 형성방법
KR970077209A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR950021178A (ko) 반도체 장치의 제조 방법
KR960026297A (ko) 반도체소자의 미세패턴 제조방법
KR970023814A (ko) 반도체 건식에칭방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0186086B1 (ko) 반도체 소자 제조방법
KR970008398A (ko) 반도체 제조공정의 식각종료점 검출방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970018196A (ko) 반도체장치의 제조방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR970018747A (ko) 반도체소자의 캐패시터 제조방법
KR970052482A (ko) 반도체 장치 제조 방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR970030800A (ko) 반도체 소자의 비트라인 형성방법
KR960026289A (ko) 반도체 소자의 콘택홀 형성방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970052248A (ko) 반도체소자의 콘택홀 형성 방법
KR970018148A (ko) 반도체소자의 미세패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee