JPH118303A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH118303A JPH118303A JP16169297A JP16169297A JPH118303A JP H118303 A JPH118303 A JP H118303A JP 16169297 A JP16169297 A JP 16169297A JP 16169297 A JP16169297 A JP 16169297A JP H118303 A JPH118303 A JP H118303A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- silicon
- substrate surface
- etching
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】シリコン基板へコンタクトを形成する場合に、
酸化シリコン膜をドライエッチングする際生じたシリコ
ン基板表面のダメージを除去する半導体装置の製造方法
に関する。コンタクト形成の際のドライエッチングによ
るシリコン基板表面のダメージ層を除去しコンタクト抵
抗を安定させる。 【解決手段】アンモニア過酸化水素水系の薬品でシリコ
ン基板表面のシリコンをわずかにエッチングする。シリ
コン基板１へコンタクトを形成する場合に、酸化シリコ
ン膜２をドライエッチングする際生じたシリコン基板表
面のダメージ層３を除去する場合に、アンモニア過酸化
水素水系の薬品でシリコン基板表面のシリコンをわずか
にエッチングしたのでシリコン基板表面のダメージを完
全に除去できるためコンタクト抵抗が安定する。
酸化シリコン膜をドライエッチングする際生じたシリコ
ン基板表面のダメージを除去する半導体装置の製造方法
に関する。コンタクト形成の際のドライエッチングによ
るシリコン基板表面のダメージ層を除去しコンタクト抵
抗を安定させる。 【解決手段】アンモニア過酸化水素水系の薬品でシリコ
ン基板表面のシリコンをわずかにエッチングする。シリ
コン基板１へコンタクトを形成する場合に、酸化シリコ
ン膜２をドライエッチングする際生じたシリコン基板表
面のダメージ層３を除去する場合に、アンモニア過酸化
水素水系の薬品でシリコン基板表面のシリコンをわずか
にエッチングしたのでシリコン基板表面のダメージを完
全に除去できるためコンタクト抵抗が安定する。
Description
【０００１】
【発明の属する技術分野】本発明はシリコン基板へコン
タクトを形成する場合に、酸化シリコン膜をドライエッ
チングする際生じたシリコン基板表面のダメージを除去
する半導体装置の製造方法に関する。
タクトを形成する場合に、酸化シリコン膜をドライエッ
チングする際生じたシリコン基板表面のダメージを除去
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、シリコン基板へコンタクトを形成
する場合に、酸化シリコン膜をドライエッチングする際
生じたシリコン基板表面のダメージを除去しないかまた
は、プラズマ処理によりシリコン基板表面をエッチング
する方法が用いられていた。
する場合に、酸化シリコン膜をドライエッチングする際
生じたシリコン基板表面のダメージを除去しないかまた
は、プラズマ処理によりシリコン基板表面をエッチング
する方法が用いられていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置の製造方法においてはシリコン基板へコン
タクトを形成する場合にシリコン基板表面のダメージを
除去しない状態ではコンタクト抵抗が高く、安定しない
という問題を有していた。また、プラズマ処理によりシ
リコン基板表面をエッチングする方法ではシリコン基板
表面のダメージ層がとりきれずコンタクト抵抗が安定し
ないという問題点を有していた。
の半導体装置の製造方法においてはシリコン基板へコン
タクトを形成する場合にシリコン基板表面のダメージを
除去しない状態ではコンタクト抵抗が高く、安定しない
という問題を有していた。また、プラズマ処理によりシ
リコン基板表面をエッチングする方法ではシリコン基板
表面のダメージ層がとりきれずコンタクト抵抗が安定し
ないという問題点を有していた。
【０００４】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法はシリコン基板へコンタクトを形成する場
合にシリコン基板表面のダメージをアンモニア過酸化水
素水系の薬品でシリコン表面をエッチングすることによ
り除去することを特徴とする。
置の製造方法はシリコン基板へコンタクトを形成する場
合にシリコン基板表面のダメージをアンモニア過酸化水
素水系の薬品でシリコン表面をエッチングすることによ
り除去することを特徴とする。
【０００５】上記方法によれば化学的にシリコン表面の
ダメージ層を完全に除去し、安定したコンタクト抵抗を
得ることができる効果を有する。
ダメージ層を完全に除去し、安定したコンタクト抵抗を
得ることができる効果を有する。
【０００６】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【０００７】図１は請求項１記載の発明に係る半導体装
置の製造方法の第１の実施例の工程のフローを示す図で
ある。そのフローを説明する。図１（ａ）はシリコン基
板１上の酸化シリコンの膜２が形成されている状態を示
す。ここでドライエッチングにより酸化シリコン膜２の
規定の部分がエッチングされると、図１（ｂ）に示され
るように酸化シリコン膜２のドライエッチングされた領
域のシリコン基板１の表面にダメージ層３が形成され
る。ここで、シリコン酸化膜とシリコン基板とのエッチ
ング選択性が高い材料、例えば、アンモニア過酸化水素
水系の薬品で処理することによりダメージ層３を除去す
る。ダメージ層除去後の状態を図１（ｃ）に示す。ダメ
ージ層３を除去した後、金属配線層４を形成する。
置の製造方法の第１の実施例の工程のフローを示す図で
ある。そのフローを説明する。図１（ａ）はシリコン基
板１上の酸化シリコンの膜２が形成されている状態を示
す。ここでドライエッチングにより酸化シリコン膜２の
規定の部分がエッチングされると、図１（ｂ）に示され
るように酸化シリコン膜２のドライエッチングされた領
域のシリコン基板１の表面にダメージ層３が形成され
る。ここで、シリコン酸化膜とシリコン基板とのエッチ
ング選択性が高い材料、例えば、アンモニア過酸化水素
水系の薬品で処理することによりダメージ層３を除去す
る。ダメージ層除去後の状態を図１（ｃ）に示す。ダメ
ージ層３を除去した後、金属配線層４を形成する。
【０００８】なお、このときのエッチング量はシリコン
基板表面に対して数十ｎｍとし、完全にダメージ層を除
去するとよい。また、アンモニア、過酸化水素水の混合
はシリコン基板が選択的にエッチングされるよう、およ
そｐＨ８からｐＨ１２とする。
基板表面に対して数十ｎｍとし、完全にダメージ層を除
去するとよい。また、アンモニア、過酸化水素水の混合
はシリコン基板が選択的にエッチングされるよう、およ
そｐＨ８からｐＨ１２とする。
【０００９】
【発明の効果】以上述べたように本発明の半導体装置の
製造方法によればシリコン基板へコンタクトを形成する
場合に、酸化シリコン膜をドライエッチングする際生じ
たシリコン基板表面のダメージを除去する場合に、アン
モニア過酸化水素水系の薬品でシリコン基板表面のシリ
コンをわずかにエッチングしたのでシリコン基板表面の
ダメージを完全に除去できるためコンタクト抵抗が安定
する。
製造方法によればシリコン基板へコンタクトを形成する
場合に、酸化シリコン膜をドライエッチングする際生じ
たシリコン基板表面のダメージを除去する場合に、アン
モニア過酸化水素水系の薬品でシリコン基板表面のシリ
コンをわずかにエッチングしたのでシリコン基板表面の
ダメージを完全に除去できるためコンタクト抵抗が安定
する。
【図１】本発明の請求項１の一実施例を示す工程のフロ
ーの要部断面図。
ーの要部断面図。
１．シリコン基板 ２．酸化シリコン膜 ３．ダメージ層 ４．金属配線層
Claims (2)
- 【請求項１】シリコン酸化膜中にシリコン基板へのコン
タクトを形成するために酸化シリコン膜をドライエッチ
ングする工程、前記ドライエッチング後、前記シリコン
酸化膜と前記シリコン基板とのエッチング選択性が高い
材料で前記コンタクト内で露出している前記シリコン基
板をエッチングする工程、を有する半導体装置の製造方
法。 - 【請求項２】前記材料が、アンモニア過酸化水素水系の
薬品であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169297A JPH118303A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169297A JPH118303A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118303A true JPH118303A (ja) | 1999-01-12 |
Family
ID=15740057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16169297A Withdrawn JPH118303A (ja) | 1997-06-18 | 1997-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118303A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103407A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US8999824B2 (en) | 2013-06-25 | 2015-04-07 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device by performing multiple ion implantation processes |
-
1997
- 1997-06-18 JP JP16169297A patent/JPH118303A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103407A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US8455324B2 (en) | 2008-10-27 | 2013-06-04 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
| US8455325B2 (en) | 2008-10-27 | 2013-06-04 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
| US8999824B2 (en) | 2013-06-25 | 2015-04-07 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device by performing multiple ion implantation processes |
| US9484343B2 (en) | 2013-06-25 | 2016-11-01 | Fuji Electric Co., Ltd. | Insulated gate bipolar transistor with a free wheeling diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3909325A (en) | Polycrystalline etch | |
| US5908735A (en) | Method of removing polymer of semiconductor device | |
| JPH01309329A (ja) | プラズマエッチング方法 | |
| JPH118303A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| JP2001230236A (ja) | 微細デバイスの製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| KR940027074A (ko) | 경사식각에 의한 반도체 소자의 콘택홀 형성방법 | |
| US20040253830A1 (en) | [method for removing silicon nitride film] | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| US20070105324A1 (en) | Removing silicon nano-crystals | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| JP2891847B2 (ja) | ＧａＡｓのエッチング方法 | |
| KR970001696B1 (ko) | 폴리머 제거를 위한 반도체 소자 제조 방법 | |
| KR980005550A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JP2556373B2 (ja) | ドライエッチング方法 | |
| KR19990004867A (ko) | 실리콘산화막에 대한 높은 선택비를 갖는 폴리실리콘막의 식각 방법 | |
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| JPH01152730A (ja) | 半導体基板のエッチング方法 | |
| JPH01287283A (ja) | 膜の加工方法 | |
| JP2002118091A (ja) | 半導体装置の製造方法 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |