JPH01309329A - プラズマエッチング方法 - Google Patents
プラズマエッチング方法Info
- Publication number
- JPH01309329A JPH01309329A JP1038110A JP3811089A JPH01309329A JP H01309329 A JPH01309329 A JP H01309329A JP 1038110 A JP1038110 A JP 1038110A JP 3811089 A JP3811089 A JP 3811089A JP H01309329 A JPH01309329 A JP H01309329A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- polysilicon
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001020 plasma etching Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229910018503 SF6 Inorganic materials 0.000 claims abstract description 14
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 3
- 239000011593 sulfur Substances 0.000 claims abstract description 3
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 16
- 239000002344 surface layer Substances 0.000 abstract description 3
- 210000002381 plasma Anatomy 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はプラズマ又はドライエツチング方法に１１Ｌ、
特に多結晶性シリコン（ポリシリコン）のプラズマエツ
チング方法に関する。
特に多結晶性シリコン（ポリシリコン）のプラズマエツ
チング方法に関する。
従来の技術
最近の半導体の技術分野では、共通の単結晶シリコン基
板上に電界効果トランジスタ及びバイポーラトランジス
タの両方を組み込んだ装置が製造されるようになった。
板上に電界効果トランジスタ及びバイポーラトランジス
タの両方を組み込んだ装置が製造されるようになった。
この技術の特に有利な形式では、電界効果トランジスタ
のゲート及びバイポーラトランジスタのエミッタの形成
にポリシリコンが用いられる。これらの特徴を有する装
置は、例えば本出願人による公開公報第２，１７３，６
３８号に記載されている。
のゲート及びバイポーラトランジスタのエミッタの形成
にポリシリコンが用いられる。これらの特徴を有する装
置は、例えば本出願人による公開公報第２，１７３，６
３８号に記載されている。
発明が解決しようとする問題点
前記の目的のためポリシリコンを使用するには、下層の
単結晶シリコンをあまり損なうことなくポリシリコンを
選択的に除去する選択的エツチング方法を用いる必要が
ある。現在この目的のため現在使用されているエツチン
グ剤は中位の選択性を有するにすぎない。また現在使用
されているエツチング剤のエツチング特性が等方向であ
るためポリシリコンに大きなアンダーカットが生じる９
、これは、回路の特徴を規定する精度に制限を加え、チ
ップ上の装置の充填密度が制限されるから望ましくない
。従来のエツチング剤には、反応性イオンエツチング（
ＲＩＥ）により作用するという欠点もある。その結果甲
結晶基板に形成される装置が放射損傷を受ける。
単結晶シリコンをあまり損なうことなくポリシリコンを
選択的に除去する選択的エツチング方法を用いる必要が
ある。現在この目的のため現在使用されているエツチン
グ剤は中位の選択性を有するにすぎない。また現在使用
されているエツチング剤のエツチング特性が等方向であ
るためポリシリコンに大きなアンダーカットが生じる９
、これは、回路の特徴を規定する精度に制限を加え、チ
ップ上の装置の充填密度が制限されるから望ましくない
。従来のエツチング剤には、反応性イオンエツチング（
ＲＩＥ）により作用するという欠点もある。その結果甲
結晶基板に形成される装置が放射損傷を受ける。
本発明の目的は、前記の欠点を軽減又は解消することに
ある。
ある。
問題点を解決するための手段
本発明によれば、単結晶シリ」ン基板上に設けられたポ
リシリコン層を選択的にエツチングする方法であって、
ポリシリコン層の選択された領域を、基板が露出しない
ようにして前記領域のエツチングが行なわれるように非
選択的で異方性の第１のプラズマに露出し、前記選択さ
れた領域を、基板が顕著に損なわれないようにして残り
のポリシリコンが除去されるように選択的で等方性の第
２のプラズマに露出することからなるプラズマエツチン
グ方法が提供される。
リシリコン層を選択的にエツチングする方法であって、
ポリシリコン層の選択された領域を、基板が露出しない
ようにして前記領域のエツチングが行なわれるように非
選択的で異方性の第１のプラズマに露出し、前記選択さ
れた領域を、基板が顕著に損なわれないようにして残り
のポリシリコンが除去されるように選択的で等方性の第
２のプラズマに露出することからなるプラズマエツチン
グ方法が提供される。
また本発明によれば、単結晶シリコン基板上に設けられ
たポリシリコン層を選択的にエツチングする方法であっ
て、層をマスキングし、層のマスキングされていない領
域を六弗化硫黄（ＳＦｓ ）又は少なくとも２０体積パ
ーセントの酸素を含む六弗化硫黄混合体からなる非選択
的で異方性の第１のプラズマエツチングに露出して露出
したポリシリコンの大部分が除去されるようにし、構成
を微３の耐糸を含む六弗化硫黄からなる選択的で等方性
の第２のプラズマエツチングに暴露して単結晶基板を顕
著に損なうことなく残りのポリシリコンを除去すること
からなるプラズマエツチング方法が提供される。
たポリシリコン層を選択的にエツチングする方法であっ
て、層をマスキングし、層のマスキングされていない領
域を六弗化硫黄（ＳＦｓ ）又は少なくとも２０体積パ
ーセントの酸素を含む六弗化硫黄混合体からなる非選択
的で異方性の第１のプラズマエツチングに露出して露出
したポリシリコンの大部分が除去されるようにし、構成
を微３の耐糸を含む六弗化硫黄からなる選択的で等方性
の第２のプラズマエツチングに暴露して単結晶基板を顕
著に損なうことなく残りのポリシリコンを除去すること
からなるプラズマエツチング方法が提供される。
発明の効果
等方性エツチングへの構成の露出がエツチングの退路段
階に限定されるためポリシリコン層のアンダカットは非
常に僅がである。
階に限定されるためポリシリコン層のアンダカットは非
常に僅がである。
六弗化硫黄からなるプラズマは多結晶性シリコンと単結
晶シリコンとに８麿の選択性を示すこと、また六弗化硫
黄と少なくとも２０パーセントの酸素の混合体からなる
プラズマは高度の異方性を示すことを我々は発見した。
晶シリコンとに８麿の選択性を示すこと、また六弗化硫
黄と少なくとも２０パーセントの酸素の混合体からなる
プラズマは高度の異方性を示すことを我々は発見した。
エツチング過程の大部分を異方性プラズマで行なうなら
アンダーカットの問題は避けられる。次いで、残りのポ
リシリコンは、下側の基板を損傷する大きな危険なしに
選択的な等方性プラズマでエツチングされる。
アンダーカットの問題は避けられる。次いで、残りのポ
リシリコンは、下側の基板を損傷する大きな危険なしに
選択的な等方性プラズマでエツチングされる。
実施例
以下図面を参照するに、単結晶シリコン基板１１（第１
図）には多結晶性シリコン（ポリシリコン）の表面層１
２が設けられる。ポリシリコン層にはホトリソグラフィ
ックマスク１３が布設され、構成は六弗化硫黄及び酸素
の混合体からなる無線周波数プラズマに露出される。こ
れにより露出されているポリシリコンは基板方向にエツ
チングされる。露出領域からはこれらの領域における薄
い層１２ａ（第２図）のみを残してポリシリコンの大部
分が除去される。この過程は異方的であるから露出され
ていないポリシリコン領域のアンダーカットは略起こら
ない。従って装置の特徴は正確に規定さ机る。
図）には多結晶性シリコン（ポリシリコン）の表面層１
２が設けられる。ポリシリコン層にはホトリソグラフィ
ックマスク１３が布設され、構成は六弗化硫黄及び酸素
の混合体からなる無線周波数プラズマに露出される。こ
れにより露出されているポリシリコンは基板方向にエツ
チングされる。露出領域からはこれらの領域における薄
い層１２ａ（第２図）のみを残してポリシリコンの大部
分が除去される。この過程は異方的であるから露出され
ていないポリシリコン領域のアンダーカットは略起こら
ない。従って装置の特徴は正確に規定さ机る。
ガス混合体中では典型的には２０乃至４０体積パーセン
トの酸素、好ましくは２５パーセントの酸素が用いられ
る。エツチングは０．４乃至Ｔ、 ０ｔｏｒｒの圧力で
行なわれる。この第１の異方性段階のエツチング部位は
１分間当り約ｇｏｏｏ人（８００ｕｍ ）である。
トの酸素、好ましくは２５パーセントの酸素が用いられ
る。エツチングは０．４乃至Ｔ、 ０ｔｏｒｒの圧力で
行なわれる。この第１の異方性段階のエツチング部位は
１分間当り約ｇｏｏｏ人（８００ｕｍ ）である。
異方性エツチング過程に次いで選択的かつ等方性の第２
のエツチング過程が行なわれる。部分的にエツチングさ
れた構成は、純粋な六弗化硫黄又は微量の酸素を含む硫
黄からなる無線周波数ブラズンに露出される。この等方
性プラズマ中の酸素濃度は５体積パーセントを越えては
ならない。
のエツチング過程が行なわれる。部分的にエツチングさ
れた構成は、純粋な六弗化硫黄又は微量の酸素を含む硫
黄からなる無線周波数ブラズンに露出される。この等方
性プラズマ中の酸素濃度は５体積パーセントを越えては
ならない。
このブラズンは、第３図に示される構成が形成されるよ
う露出領域から残りのポリシリコンを除去する。このエ
ツチングは選択的であるため基板への損傷は非常に軽い
。特に２ ｔｏｒｒの圧力での六弗化硫黄ブラダ？はポ
リシリコンと単結晶シリコンとを約５：１で選択する。
う露出領域から残りのポリシリコンを除去する。このエ
ツチングは選択的であるため基板への損傷は非常に軽い
。特に２ ｔｏｒｒの圧力での六弗化硫黄ブラダ？はポ
リシリコンと単結晶シリコンとを約５：１で選択する。
これらの条件のもとてのポリシリコンのエツチング速度
は２１５人／分であるのに対し、単結晶のエツチング速
度は４２入／分であった。典型的には０．８乃至３．０
ｔｏｒｒが用いられた。第２のエツチング段階終了後マ
スク１３は除去される。第３図の構成には装置完成品が
得られるよう別の処理が行なわれる。
は２１５人／分であるのに対し、単結晶のエツチング速
度は４２入／分であった。典型的には０．８乃至３．０
ｔｏｒｒが用いられた。第２のエツチング段階終了後マ
スク１３は除去される。第３図の構成には装置完成品が
得られるよう別の処理が行なわれる。
２つのエツチング段階のうち第１の段階のみが顕著なイ
オンエツチングを行なう。この第１の段階中基板は残っ
たポリシリコンにより放射損傷から保護される。第１の
段階により確実にポリシリコンパターンの正確な規定が
なされるのに対し、第２段階は薄いシリコン層を除去す
るだけでよく、従ってポリシリコンパターンの顕著なア
ンダカットを行なわない。
オンエツチングを行なう。この第１の段階中基板は残っ
たポリシリコンにより放射損傷から保護される。第１の
段階により確実にポリシリコンパターンの正確な規定が
なされるのに対し、第２段階は薄いシリコン層を除去す
るだけでよく、従ってポリシリコンパターンの顕著なア
ンダカットを行なわない。
以下本発明を説明するための例を示す。
ポリシリコンを７５００人（７５０ｕｍ ）の厚さ表面
に被覆した単結晶シリコノウ１−ハが準備された。
に被覆した単結晶シリコノウ１−ハが準備された。
ポリシリコンにはホトリソグラフィックンスクが設けら
れ、次いで次の条件で六弗化硫黄及び酸素を含むブラダ
？により異方性エツチングされた。
れ、次いで次の条件で六弗化硫黄及び酸素を含むブラダ
？により異方性エツチングされた。
圧 力 ０．４５０ ｔｏ
ｒｒＳＦｓ 流量 １３５ ｓｃｃ ７分０２
流 聞 ６１ｓｃｃ／分 発生機周波数 １３．５６ Ｍｌ−１２発発生型
力 １００ ワット ウェーハ面積 ８８ ｃｉ エツチング時間 ３６ 秒 エツチング深さ ４０００人（４００ｕｍ）部分的にエ
ツチングされたつＩ−ハは、残ったポリシリコンの等方
性で選択的なエツチングを行なうよう純粋な六弗化硫黄
からなるプラズマに次のエツチング条件で７露された。
ｒｒＳＦｓ 流量 １３５ ｓｃｃ ７分０２
流 聞 ６１ｓｃｃ／分 発生機周波数 １３．５６ Ｍｌ−１２発発生型
力 １００ ワット ウェーハ面積 ８８ ｃｉ エツチング時間 ３６ 秒 エツチング深さ ４０００人（４００ｕｍ）部分的にエ
ツチングされたつＩ−ハは、残ったポリシリコンの等方
性で選択的なエツチングを行なうよう純粋な六弗化硫黄
からなるプラズマに次のエツチング条件で７露された。
圧 力 ２．０ ｔｏｒｒ
ＳＦｓ 流ｍ ９０ｓｅｃ／分発生様周波数
１３．５６ Ｍ ＨＺ発生ＩＩ電力 ６０
ワット エツチング時間 １６．５ 分 エツチング深さ ３５００人（３５０ｕｍ）第２のエツ
チング段階終了後にウェーハを検査したところ実質的に
アンダーカットはなく、また実質的に下側球根の腐蝕も
起っていなかった。
ＳＦｓ 流ｍ ９０ｓｅｃ／分発生様周波数
１３．５６ Ｍ ＨＺ発生ＩＩ電力 ６０
ワット エツチング時間 １６．５ 分 エツチング深さ ３５００人（３５０ｕｍ）第２のエツ
チング段階終了後にウェーハを検査したところ実質的に
アンダーカットはなく、また実質的に下側球根の腐蝕も
起っていなかった。
これにより前記のエツチング方法の有効性が証明される
。
。
上記の例ではガス流ωは標準ＣＣ／分で、つまり大気圧
下の等価な流量に低減されて表記されている。
下の等価な流量に低減されて表記されている。
以上の説明は、特にバイポーラトランジスタ及び電界効
果トランジスタの両方を組み込んだ装置について行なっ
たが、これに限定されるものではなく、一般に半導体の
製造に使用しうる。
果トランジスタの両方を組み込んだ装置について行なっ
たが、これに限定されるものではなく、一般に半導体の
製造に使用しうる。
以上を要約するに本発明においては単結晶シリコン基板
上のポリシリコン層が２段階式の方法でブラズ？エツヂ
ングされる。第１段階は、ポリシリコンを通るようにし
である部分をエツチングすることで所望パターンを規定
する非選択的で異方性のエツチングである。第２段階は
残ったポリシリ」ンを確保し基板を露出せしめる選択的
エツチングである。
上のポリシリコン層が２段階式の方法でブラズ？エツヂ
ングされる。第１段階は、ポリシリコンを通るようにし
である部分をエツチングすることで所望パターンを規定
する非選択的で異方性のエツチングである。第２段階は
残ったポリシリ」ンを確保し基板を露出せしめる選択的
エツチングである。
第１図乃至第３図は本発明による甲結晶基板上へのポリ
シリコンパターンの形成の段階を順次示す図である。 １１・・・単結晶シリコン基板、１２・・・表面層、１
２ａ・・・薄い層、１３・・・マスク。 特許出願人 エステイ−シー ビーエルシー図面の、し
否（内容に哀史・スし） Ｆｌ’ｇ、７ Ｆｉｇ、２゜ Ｆｉｇ、３゜ 〆２
シリコンパターンの形成の段階を順次示す図である。 １１・・・単結晶シリコン基板、１２・・・表面層、１
２ａ・・・薄い層、１３・・・マスク。 特許出願人 エステイ−シー ビーエルシー図面の、し
否（内容に哀史・スし） Ｆｌ’ｇ、７ Ｆｉｇ、２゜ Ｆｉｇ、３゜ 〆２
Claims (5)
- （１）単結晶シリコン基板上に設けられたポリシリコン
層を選択的にエッチングする方法であって、ポリシリコ
ン層の選択された領域を、基板が露出しないようにして
該領域のエッチングが行なわれるように非選択的で異方
性の第１のプラズマに露出し、該選択された領域を、基
板が顕著に損なわれないようにして残りのポリシリコン
が除去されるように選択的で等方性の第２のプラズマに
露出することからなるプラズマエッチング方法。 - （２）単結晶シリコン基板上に設けられたポリシリコン
層を選択的にエッチングする方法であって、層をマスキ
ングし、層のマスキングされていない領域を少なくとも
２０体積パーセントの酸素を含む六弗化硫黄（ＳＦ＿６
）からなる非選択的で異方性の第１のプラズマエッチン
グに露出して露出したポリシリコンの大部分が除去され
るようにし、構成を六弗化硫黄又は微量の酸素を含む六
弗化硫黄混合体からなる選択的で等方性の第２のプラズ
マエッチングに露出して単結晶基板を顕著に損なうこと
なく残りのポリシリコンを除去するとからなるプラズマ
エッチング方法。 - （３）第１のエッチング段階は０．４乃至１．０ｔｏｒ
ｒの圧力で行なわれることを特徴する請求項２記載のプ
ラズマエッチング方法。 - （４）第２のエッチング段階は０．８乃至３．０ｔｏｒ
ｒの圧力で行なわれることを特徴とする請求項３記載の
プラズマエッチング方法。 - （５）基板は、バイポーラトランジスタ及び電界効果ト
ランジスタ双方を組み込まれてなる集積回路からなるこ
とを特徴とする請求項４記載のプラズマエッチング方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8803996A GB2214870B (en) | 1988-02-20 | 1988-02-20 | Plasma etching process |
| GB8803996 | 1988-02-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309329A true JPH01309329A (ja) | 1989-12-13 |
Family
ID=10632084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1038110A Pending JPH01309329A (ja) | 1988-02-20 | 1989-02-17 | プラズマエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4886569A (ja) |
| EP (1) | EP0330371A1 (ja) |
| JP (1) | JPH01309329A (ja) |
| GB (1) | GB2214870B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5167762A (en) * | 1991-01-02 | 1992-12-01 | Micron Technology, Inc. | Anisotropic etch method |
| US5425839A (en) * | 1992-05-14 | 1995-06-20 | Texas Instruments Incorporated | Method for rapidly etching material on a semiconductor device |
| JP3181741B2 (ja) * | 1993-01-11 | 2001-07-03 | 富士通株式会社 | 半導体装置の製造方法 |
| US5536364A (en) * | 1993-06-04 | 1996-07-16 | Nippon Soken, Inc. | Process of plasma etching silicon |
| DE4339465C2 (de) * | 1993-11-19 | 1997-05-28 | Gold Star Electronics | Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats |
| EP0706070A3 (de) * | 1994-10-04 | 1997-04-02 | Siemens Ag | Verfahren zum Trockenätzen eines Halbleitersubstrats |
| TW374853B (en) * | 1997-08-04 | 1999-11-21 | Toshiba Corp | Dry etching method of thin film and method for manufacturing thin film semiconductor device |
| US6402974B1 (en) | 1999-07-27 | 2002-06-11 | Applied Materials, Inc. | Method for etching polysilicon to have a smooth surface |
| US6403423B1 (en) | 2000-11-15 | 2002-06-11 | International Business Machines Corporation | Modified gate processing for optimized definition of array and logic devices on same chip |
| US7183215B2 (en) * | 2004-07-21 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | Etching with electrostatically attracted ions |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4255230A (en) * | 1980-02-22 | 1981-03-10 | Eaton Corporation | Plasma etching process |
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| US4457820A (en) * | 1981-12-24 | 1984-07-03 | International Business Machines Corporation | Two step plasma etching |
| JPS6024059A (ja) * | 1983-07-19 | 1985-02-06 | Sony Corp | 半導体装置の製造方法 |
| US4528066A (en) * | 1984-07-06 | 1985-07-09 | Ibm Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
| GB8507624D0 (en) * | 1985-03-23 | 1985-05-01 | Standard Telephones Cables Ltd | Semiconductor devices |
-
1988
- 1988-02-20 GB GB8803996A patent/GB2214870B/en not_active Expired - Fee Related
-
1989
- 1989-02-16 EP EP89301494A patent/EP0330371A1/en not_active Withdrawn
- 1989-02-17 JP JP1038110A patent/JPH01309329A/ja active Pending
- 1989-02-21 US US07/313,377 patent/US4886569A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2214870B (en) | 1991-09-11 |
| GB2214870A (en) | 1989-09-13 |
| GB8803996D0 (en) | 1988-03-23 |
| US4886569A (en) | 1989-12-12 |
| EP0330371A1 (en) | 1989-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484979A (en) | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer | |
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US4473435A (en) | Plasma etchant mixture | |
| US5078833A (en) | Dry etching method | |
| JPH01309329A (ja) | プラズマエッチング方法 | |
| US5908735A (en) | Method of removing polymer of semiconductor device | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| JPH04237125A (ja) | ドライエッチング方法 | |
| JPS58101428A (ja) | シリコン窒化膜のエツチング方法 | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JP2629721B2 (ja) | ドライエッチング方法 | |
| JPH03222417A (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| JPH06318576A (ja) | ドライエッチング方法 | |
| JP3104388B2 (ja) | ドライエッチング方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH118303A (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JP2556373B2 (ja) | ドライエッチング方法 | |
| JPH0276224A (ja) | 化合物半導体装置の製造方法 | |
| JPS5911630A (ja) | 半導体装置の製造方法 |