JPS58101428A - シリコン窒化膜のエツチング方法 - Google Patents
シリコン窒化膜のエツチング方法Info
- Publication number
- JPS58101428A JPS58101428A JP20029881A JP20029881A JPS58101428A JP S58101428 A JPS58101428 A JP S58101428A JP 20029881 A JP20029881 A JP 20029881A JP 20029881 A JP20029881 A JP 20029881A JP S58101428 A JPS58101428 A JP S58101428A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- silicon nitride
- etched
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン窒化膜のエツチング方法に関する。
従来、 ４’４体義置の製造工程では、シリコン窒化属
が自己整合用マスク或は選択酸化マスクとして使用され
ている。シリコン窒化ｊＩの下地層は、通常酸化膜（１
ｉｉ０２ ）であ）、 Ｓ／１７コン窒化ＪＩ［のエツ
チングＫＩＩしては、酸化膜に対するシＶコン窒化ＩＩ
Ｏエツチング速度比（１１１ｊＮ４／１ｌｌｏ２）が大
きいことが望宜しい、熱リン酸を用いる温武工、チン！
では、両：ＩＯエッチンダ速度比（８亀墨Ｎｎ／ｇｔｏ
、 ）嬬１Ｇ０＠度あ）好ましいが、レジストを工、チ
ンダ０ｙＩＡの１スタに使用できない欠点がある。この
丸めレゾストをマスクとして使用することができ、しか
もエツチング速度比（ｇ１暴Ｎ４／ｌ１０２ ）が８１
１度で実用可能な乾式の！ッズマエッチングが採用され
ている。しかしながら、ｆツズマエ、チンダは等方性エ
ツチングである丸め、黴ｌ１ｉｌｆロセスに応用できな
い欠点がある。これらの問題を解消したものとして反応
性イオン工、チンダが採用されている０反応性イオンエ
ツチングは、レジスト属との寸法差が少なく、所定のエ
ツチング速度比を満足する１１１０ｖ／８１ ｅ Ｐ＠
ｌＩＭｉ／Ｂｌｏｔｓムｊ／ａｌｔｏ、などの二層の選
択エツチングに使用されている。しかしながら、 ８１
ＭＮ４／ ＩＩＪの二層Ｏエツチングの場合には、ｌｌ
−Ｎ ｅ ｌｌ−００夫々Ｏ結會エネルギーが近い値で
あゐえめ、エツチング速度比が小さい。
が自己整合用マスク或は選択酸化マスクとして使用され
ている。シリコン窒化ｊＩの下地層は、通常酸化膜（１
ｉｉ０２ ）であ）、 Ｓ／１７コン窒化ＪＩ［のエツ
チングＫＩＩしては、酸化膜に対するシＶコン窒化ＩＩ
Ｏエツチング速度比（１１１ｊＮ４／１ｌｌｏ２）が大
きいことが望宜しい、熱リン酸を用いる温武工、チン！
では、両：ＩＯエッチンダ速度比（８亀墨Ｎｎ／ｇｔｏ
、 ）嬬１Ｇ０＠度あ）好ましいが、レジストを工、チ
ンダ０ｙＩＡの１スタに使用できない欠点がある。この
丸めレゾストをマスクとして使用することができ、しか
もエツチング速度比（ｇ１暴Ｎ４／ｌ１０２ ）が８１
１度で実用可能な乾式の！ッズマエッチングが採用され
ている。しかしながら、ｆツズマエ、チンダは等方性エ
ツチングである丸め、黴ｌ１ｉｌｆロセスに応用できな
い欠点がある。これらの問題を解消したものとして反応
性イオン工、チンダが採用されている０反応性イオンエ
ツチングは、レジスト属との寸法差が少なく、所定のエ
ツチング速度比を満足する１１１０ｖ／８１ ｅ Ｐ＠
ｌＩＭｉ／Ｂｌｏｔｓムｊ／ａｌｔｏ、などの二層の選
択エツチングに使用されている。しかしながら、 ８１
ＭＮ４／ ＩＩＪの二層Ｏエツチングの場合には、ｌｌ
−Ｎ ｅ ｌｌ−００夫々Ｏ結會エネルギーが近い値で
あゐえめ、エツチング速度比が小さい。
然為に、通常、Ｖリコｙ化金物のエッテンダｆＸ鉱ＣＦ
４が主成分であｐ、方向性を持つエッチンダにはＣＦ４
かも解離し九〇Ｆｉ が有効に働く、最終的に＃′１ｇ
１Ｆ４０生成によ〕エツチングされるか、８１．Ｎ２Ｏ
場合ｙの離脱によりてエツチング速度か上昇する。
４が主成分であｐ、方向性を持つエッチンダにはＣＦ４
かも解離し九〇Ｆｉ が有効に働く、最終的に＃′１ｇ
１Ｆ４０生成によ〕エツチングされるか、８１．Ｎ２Ｏ
場合ｙの離脱によりてエツチング速度か上昇する。
本発明は、かかる点に鑑みてなされ良もので、エツチン
グ速度を高めることかできるシＶ；ン窒化膜Ｏ工、チン
グ方法を見出しえものである。
グ速度を高めることかできるシＶ；ン窒化膜Ｏ工、チン
グ方法を見出しえものである。
以下本発明方法について説明する。
本発明の工、テング方法は、シリ；ン電化膜Ｏ被工、チ
ンダ領域に窒素戚紘水素をイオン注入し友後、フロン系
の反応ガスにて工、チンダぜしめるものである。
ンダ領域に窒素戚紘水素をイオン注入し友後、フロン系
の反応ガスにて工、チンダぜしめるものである。
ここで、７ｗノ系の反応ガスとしては、ｃｒ４゜Ｃ２Ｆ
４ ｔ ＣＨＷ＠ ｅ Ｃ４Ｆ＠ ＊ ＣＨＩＨの率諌
ｔｘｔ或紘これものガスにＮ２中ムｒ、Ｎ・などＯ不活
＠ｆス、１２ ｔとを汎合しえものを用いるのか望鵞し
い。
４ ｔ ＣＨＷ＠ ｅ Ｃ４Ｆ＠ ＊ ＣＨＩＨの率諌
ｔｘｔ或紘これものガスにＮ２中ムｒ、Ｎ・などＯ不活
＠ｆス、１２ ｔとを汎合しえものを用いるのか望鵞し
い。
窒素或は水嵩の注入条件は、シｖｓｙ＊化膜の膜厚及び
シリコン窒化膜の下地の材質等に応じて適宜設定するの
が望ましい。
シリコン窒化膜の下地の材質等に応じて適宜設定するの
が望ましい。
このように機工、チンダ領域に窒素イオン或は水素イオ
ンが注入されると、これらのイオンの存在によってフロ
ン系の反応ガスによるエツチング速度を著しく高めるこ
とができる。しか％、エツチング処理後に熱処理を施す
ことによ２て、これらのイオンの注入されたシリコン窒
化Ｊ［をもとのイオンの存在しない状態に戻して、シリ
コン窒化膜の下地層（例えは酸化ＩＩ）のマスクとして
使用することかできる。
ンが注入されると、これらのイオンの存在によってフロ
ン系の反応ガスによるエツチング速度を著しく高めるこ
とができる。しか％、エツチング処理後に熱処理を施す
ことによ２て、これらのイオンの注入されたシリコン窒
化Ｊ［をもとのイオンの存在しない状態に戻して、シリ
コン窒化膜の下地層（例えは酸化ＩＩ）のマスクとして
使用することかできる。
次に、本発明の実施例について説明する。
ｊｌｔ１１図に示す如く、シリプン基板１上にシリコン
酸化Ｍ１を厚さ５ｏｏｏｌ形成し、この酸化膜１上にシ
リコン窒化＊ｓｖｉ：＊さ３０００１形成する。次いで
、シリコン窒化１［ＪＫ加速電圧ｌＯＯＫ＠Ｖ ｓドー
ス量約１ｘｌｏ”偵／ａｌ Ｏ条件？窒素イオンを注入
する。然る後、写真蝕刻法によ）シリコン窒化膜２０被
エツチング領域Ｊａか露出するように、所足Δターノの
レゾスト膜４ｔシリゴン窒化ｊ［２よに形成する０次い
で、このレジストＭ４會ｉスタにして７ｇン系Ｏ反応ｔ
ｘとしてＣＦ４ （２１＃＠／分）とｌｘ （１２１／
＃） ０混合ガスを、出力密度α２ｓｗ／ｅｍｓＩ圧力
（ＬＯＩテ・ｒｒの条件で作用させ、被エツチング領域
ｊａをエツチングさせた。シリコン窒化ＨａＯ工、テン
ダ速度は、１８００Ｖ分であ〕下地ＯＩＩ化＠ｊ（Ｂ１
０ｆｉ）ｏエツチング連１［（３３０３１５））よ）十
分に速い％Ｃ）であり九。
酸化Ｍ１を厚さ５ｏｏｏｌ形成し、この酸化膜１上にシ
リコン窒化＊ｓｖｉ：＊さ３０００１形成する。次いで
、シリコン窒化１［ＪＫ加速電圧ｌＯＯＫ＠Ｖ ｓドー
ス量約１ｘｌｏ”偵／ａｌ Ｏ条件？窒素イオンを注入
する。然る後、写真蝕刻法によ）シリコン窒化膜２０被
エツチング領域Ｊａか露出するように、所足Δターノの
レゾスト膜４ｔシリゴン窒化ｊ［２よに形成する０次い
で、このレジストＭ４會ｉスタにして７ｇン系Ｏ反応ｔ
ｘとしてＣＦ４ （２１＃＠／分）とｌｘ （１２１／
＃） ０混合ガスを、出力密度α２ｓｗ／ｅｍｓＩ圧力
（ＬＯＩテ・ｒｒの条件で作用させ、被エツチング領域
ｊａをエツチングさせた。シリコン窒化ＨａＯ工、テン
ダ速度は、１８００Ｖ分であ〕下地ＯＩＩ化＠ｊ（Ｂ１
０ｆｉ）ｏエツチング連１［（３３０３１５））よ）十
分に速い％Ｃ）であり九。
次に、レジスト１ｅｎｔ除去し良後、同図（Ｂ） Ｋ示
す如＜、 １００１）℃のＮｚ１ｌＷ！Ａ気中でｓｏ分
間熱旭理を施し、ＶＷコン窒化膜１′中の原子状の窒Ｓ
ｔ結食させて窒素イオンの注入筒のシリコン窒化膜１の
状態に戻し良０次いで、ζＯようＫ Ａ ｐ−二ンダ１
れた窒化シＶゴン膜Ｓ′Ｏ＠ Ｊ’Ｓ Ｋよって露出し
た下地の酸化膜２のうち。
す如＜、 １００１）℃のＮｚ１ｌＷ！Ａ気中でｓｏ分
間熱旭理を施し、ＶＷコン窒化膜１′中の原子状の窒Ｓ
ｔ結食させて窒素イオンの注入筒のシリコン窒化膜１の
状態に戻し良０次いで、ζＯようＫ Ａ ｐ−二ンダ１
れた窒化シＶゴン膜Ｓ′Ｏ＠ Ｊ’Ｓ Ｋよって露出し
た下地の酸化膜２のうち。
残存せしめる部分をレジメ）ｌ［Ｊで覆う、この状態で
シリコン窒化ｊ［１′をマスクにしてＣＦ４（ａ１ｍ＠
／＊）ト１ｉｔ（Ｈ＠ｓ／分）の混食ｌｘからｌｋｈｙ
ｗｓｙ系ＯＨＬ応ｔＸｔｍ力密ＭＬ Ｂ２５ ｗ／ｅｘ
” ｅ圧力αＯｆ／Ｔ＠ｒｒＯ条件で作用させて＄ｌ
Ｉ３図に示す如く、酸化膜２′をエーツチン°ダし良。
シリコン窒化ｊ［１′をマスクにしてＣＦ４（ａ１ｍ＠
／＊）ト１ｉｔ（Ｈ＠ｓ／分）の混食ｌｘからｌｋｈｙ
ｗｓｙ系ＯＨＬ応ｔＸｔｍ力密ＭＬ Ｂ２５ ｗ／ｅｘ
” ｅ圧力αＯｆ／Ｔ＠ｒｒＯ条件で作用させて＄ｌ
Ｉ３図に示す如く、酸化膜２′をエーツチン°ダし良。
酸化膜２′のエツチング速度は３０Ｇ！／分で６１、マ
スクとなり九シリ；ン窒化膜１′はｉｏ！／分程度しか
工、チンダされず、極めて高い形状精度で所望のノ臂タ
ーンを形成することかでＩｌｉ良。
スクとなり九シリ；ン窒化膜１′はｉｏ！／分程度しか
工、チンダされず、極めて高い形状精度で所望のノ臂タ
ーンを形成することかでＩｌｉ良。
以上説明した如く、本発明に係る＆Ｖコン窒化膜Ｏ工、
チンダ方法によれは、シリコン窒化膜に窒素イオン或は
水素イオンを注入した後にエツチングするようにし九の
で、極めて高い工、チンダ速度を得ることができる等顕
著な効果を有するものである。
チンダ方法によれは、シリコン窒化膜に窒素イオン或は
水素イオンを注入した後にエツチングするようにし九の
で、極めて高い工、チンダ速度を得ることができる等顕
著な効果を有するものである。
第１図乃至第３図は、本発明に係る単導体装置の製造方
法を工程順に示す説明図である。 １・・・シリラン基板、ｊ・・・酸化膜、Ｊ、Ｊ’・・
・シリコン窒化膜、３ａ・・・被エツチング領域、Ｊ’
ｂ・・・趨＊ ４ｙｓ・・・レジスト属。
法を工程順に示す説明図である。 １・・・シリラン基板、ｊ・・・酸化膜、Ｊ、Ｊ’・・
・シリコン窒化膜、３ａ・・・被エツチング領域、Ｊ’
ｂ・・・趨＊ ４ｙｓ・・・レジスト属。
Claims (1)
- シリコン窒化膜の被エツチング領域に窒素或は水素をイ
オン注入した後、腋被エッテンダ領域をフーンＭＯ反応
ガスにてエツチングせしめることを特徴とするシリコン
窒化膜のエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20029881A JPS58101428A (ja) | 1981-12-12 | 1981-12-12 | シリコン窒化膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20029881A JPS58101428A (ja) | 1981-12-12 | 1981-12-12 | シリコン窒化膜のエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58101428A true JPS58101428A (ja) | 1983-06-16 |
Family
ID=16421985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20029881A Pending JPS58101428A (ja) | 1981-12-12 | 1981-12-12 | シリコン窒化膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101428A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0206055A2 (en) * | 1985-06-20 | 1986-12-30 | International Business Machines Corporation | A reactive ion etching process |
| JPH01214025A (ja) * | 1988-02-22 | 1989-08-28 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH01287283A (ja) * | 1988-05-12 | 1989-11-17 | Mitsubishi Electric Corp | 膜の加工方法 |
| US4956314A (en) * | 1989-05-30 | 1990-09-11 | Motorola, Inc. | Differential etching of silicon nitride |
| US5316617A (en) * | 1990-04-27 | 1994-05-31 | Hitachi, Ltd. | Thin film magnetic head and method of manufacturing the same |
| JP2006253222A (ja) * | 2005-03-08 | 2006-09-21 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
| USRE39895E1 (en) | 1994-06-13 | 2007-10-23 | Renesas Technology Corp. | Semiconductor integrated circuit arrangement fabrication method |
-
1981
- 1981-12-12 JP JP20029881A patent/JPS58101428A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0206055A2 (en) * | 1985-06-20 | 1986-12-30 | International Business Machines Corporation | A reactive ion etching process |
| JPH01214025A (ja) * | 1988-02-22 | 1989-08-28 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH01287283A (ja) * | 1988-05-12 | 1989-11-17 | Mitsubishi Electric Corp | 膜の加工方法 |
| US4956314A (en) * | 1989-05-30 | 1990-09-11 | Motorola, Inc. | Differential etching of silicon nitride |
| US5316617A (en) * | 1990-04-27 | 1994-05-31 | Hitachi, Ltd. | Thin film magnetic head and method of manufacturing the same |
| USRE39895E1 (en) | 1994-06-13 | 2007-10-23 | Renesas Technology Corp. | Semiconductor integrated circuit arrangement fabrication method |
| JP2006253222A (ja) * | 2005-03-08 | 2006-09-21 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
| JP4541193B2 (ja) * | 2005-03-08 | 2010-09-08 | 東京エレクトロン株式会社 | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764245A (en) | Method for generating contact holes with beveled sidewalls in intermediate oxide layers | |
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| US4496419A (en) | Fine line patterning method for submicron devices | |
| JPS58101428A (ja) | シリコン窒化膜のエツチング方法 | |
| JPH01309329A (ja) | プラズマエッチング方法 | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPS6043829A (ja) | ドライエッチング方法 | |
| JPS6191929A (ja) | ドライエツチング方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 | |
| JPH0239433A (ja) | 半導体装置の製造方法 | |
| JPS6132525A (ja) | ドライエツチング方法 | |
| JPH03129821A (ja) | 半導体装置の製造方法 | |
| JPS61256727A (ja) | ドライエツチング方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH0638408B2 (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS5831533A (ja) | テ−パ−エツチング方法 | |
| JPH02114524A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS62198125A (ja) | ドライエツチング方法 | |
| JPS56114328A (en) | Manufacture of semiconductor device | |
| JPS61171139A (ja) | 半導体装置の製造方法 | |
| JPS62264624A (ja) | 半導体装置の製造方法 |