JP2902513B2 - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JP2902513B2 JP2902513B2 JP200592A JP200592A JP2902513B2 JP 2902513 B2 JP2902513 B2 JP 2902513B2 JP 200592 A JP200592 A JP 200592A JP 200592 A JP200592 A JP 200592A JP 2902513 B2 JP2902513 B2 JP 2902513B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- silylation
- resist pattern
- layer
- silylated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、レジストシリル化プロ
セスを用いたレジストパターンの形成方法に関するもの
である。
セスを用いたレジストパターンの形成方法に関するもの
である。
【０００２】
【従来の技術】図２に従来のレジストシリル化プロセス
を用いたレジストパターン形成工程を示す。まず、被加
工膜又は基板１上にスピンコート法により膜厚１５００
０〜３００００Åでシリル化用レジスト２を塗布し（図
２（ａ））、所定の形状のクロム（Ｃｒ）マスクを用い
て露光を行う（図２（ｂ））。
を用いたレジストパターン形成工程を示す。まず、被加
工膜又は基板１上にスピンコート法により膜厚１５００
０〜３００００Åでシリル化用レジスト２を塗布し（図
２（ａ））、所定の形状のクロム（Ｃｒ）マスクを用い
て露光を行う（図２（ｂ））。
【０００３】次に、ヘキサメチルジシラザン（（Ｃ
Ｈ3）3Ｓｉ−ＮＨ−Ｓｉ（ＣＨ3）3）雰囲気で１５０〜
２００℃、３〜４分間加熱し、上記露光領域をシリル化
し、レジストシリル化層４を形成する（図２（ｃ））。
その後、エッチングガスとしてＯ2を用いドライエッチ
ングを行い、レジストパターンを形成する（図２（ｄ）
（ｅ））。
Ｈ3）3Ｓｉ−ＮＨ−Ｓｉ（ＣＨ3）3）雰囲気で１５０〜
２００℃、３〜４分間加熱し、上記露光領域をシリル化
し、レジストシリル化層４を形成する（図２（ｃ））。
その後、エッチングガスとしてＯ2を用いドライエッチ
ングを行い、レジストパターンを形成する（図２（ｄ）
（ｅ））。
【０００４】上記に示した様に、レジストシリル化層４
を酸素プラズマに対する耐性向上の処理せずレジストエ
ッチングを施す場合、レジストシリル化層４の酸化速度
よりエッチング速度の方が速いため、レジストエッチン
グのマスクであるレジストシリル化層４のレジストエッ
チング中の後退が大きくなる。マスクの後退について、
発明者の実験では、深さ方向に対して７％もの後退が認
められた。上記後退が多く起こる場合には、現在、例え
ば、露光量を大きくすること等により、レジストシリル
化層４を所定のマスクサイズより太めに作ることにより
後退による影響を抑制している。
を酸素プラズマに対する耐性向上の処理せずレジストエ
ッチングを施す場合、レジストシリル化層４の酸化速度
よりエッチング速度の方が速いため、レジストエッチン
グのマスクであるレジストシリル化層４のレジストエッ
チング中の後退が大きくなる。マスクの後退について、
発明者の実験では、深さ方向に対して７％もの後退が認
められた。上記後退が多く起こる場合には、現在、例え
ば、露光量を大きくすること等により、レジストシリル
化層４を所定のマスクサイズより太めに作ることにより
後退による影響を抑制している。
【０００５】
【発明が解決しようとする課題】図２に示す工程を用い
た場合、レジストエッチング時にレジストシリル化層４
が横方向にエッチングされ、寸法変換差の大きなレジス
トパターンが形成される。 また、上記の様にレジスト
シリル化層４を事前に太めに作る場合、パターン寸法が
小さくなるとスペース部が小さくなるため、露光装置の
解像力限界以下になることがある。また、レジストシリ
ル化層４は横方向のみならず、縦方向にも深くなるた
め、エッチング後のレジスト剥離が行いにくくなる。
た場合、レジストエッチング時にレジストシリル化層４
が横方向にエッチングされ、寸法変換差の大きなレジス
トパターンが形成される。 また、上記の様にレジスト
シリル化層４を事前に太めに作る場合、パターン寸法が
小さくなるとスペース部が小さくなるため、露光装置の
解像力限界以下になることがある。また、レジストシリ
ル化層４は横方向のみならず、縦方向にも深くなるた
め、エッチング後のレジスト剥離が行いにくくなる。
【０００６】本発明は、レジストシリル化層表面に酸化
膜を形成することにより、レジストシリル化層のエッチ
ング中の後退を防止する手段を提供することを目的とす
る。
膜を形成することにより、レジストシリル化層のエッチ
ング中の後退を防止する手段を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明のレジストパター
ン形成方法は、レジストシリル化プロセスを用いたレジ
ストパターン形成方法において、被加工膜又は基板上に
シリル化用のレジストを塗布し、所定のパターンで露光
した後に露光領域をシリル化する工程と、上記工程によ
り形成されたシリル化されたレジスト層をマスクとし
て、シリル化用レジストの全膜厚の２５％以上で、且
つ、５０％以下だけ、該シリル化用レジストをエッチン
グした後、上記シリル化されたレジスト層表面を酸化す
る工程と、上記工程後、上記未反応シリル化用レジスト
をドライエッチングにより除去し、レジストパターンを
形成する工程とを有することを特徴とするものである。
ン形成方法は、レジストシリル化プロセスを用いたレジ
ストパターン形成方法において、被加工膜又は基板上に
シリル化用のレジストを塗布し、所定のパターンで露光
した後に露光領域をシリル化する工程と、上記工程によ
り形成されたシリル化されたレジスト層をマスクとし
て、シリル化用レジストの全膜厚の２５％以上で、且
つ、５０％以下だけ、該シリル化用レジストをエッチン
グした後、上記シリル化されたレジスト層表面を酸化す
る工程と、上記工程後、上記未反応シリル化用レジスト
をドライエッチングにより除去し、レジストパターンを
形成する工程とを有することを特徴とするものである。
【０００８】
【作用】上記工程を用いることにより、レジストシリル
化層のエッチング中での後退を抑制し、寸法変換差の小
さなレジストパターンが形成できる。
化層のエッチング中での後退を抑制し、寸法変換差の小
さなレジストパターンが形成できる。
【０００９】
【実施例】以下に、一実施例に基づいて、本発明を詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例のレジストパター
ン形成工程図である。
ン形成工程図である。
【００１１】まず、被加工膜又は基板１上にスピンコー
ト法により膜厚１５０００〜３００００Å程度でシリル
化用レジスト２を塗布し（図１（ａ））、所定の形状の
クロム（Ｃｒ）マスクを用いて露光を行う（図１
（ｂ））。
ト法により膜厚１５０００〜３００００Å程度でシリル
化用レジスト２を塗布し（図１（ａ））、所定の形状の
クロム（Ｃｒ）マスクを用いて露光を行う（図１
（ｂ））。
【００１２】次に、ヘキサメチルジシラザン雰囲気で１
５０〜２００℃、３〜４分間加熱し、上記露光領域をシ
リル化し、レジストシリル化層４を形成する（図１
（ｃ））。
５０〜２００℃、３〜４分間加熱し、上記露光領域をシ
リル化し、レジストシリル化層４を形成する（図１
（ｃ））。
【００１３】次に未反応のシリル化用レジスト２をＯ2
をエッチングガスとして用い、ドライエッチングによ
り、膜厚の２５〜５０％程度除去した（図１（ｄ））
後、以下の条件で、レジストシリル化層４の表面を酸化
する。例えば、バレル型アッシング装置を用い、温度２
００℃程度、流量３００ｓｃｃｍ，圧力４００ｍＴｏｒ
ｒでＯ2ガスを流し、１０分程度酸化することにより、
レジストシリル化層４表面にシリコン有機物を含む酸化
膜５が形成される（図１（ｅ））。
をエッチングガスとして用い、ドライエッチングによ
り、膜厚の２５〜５０％程度除去した（図１（ｄ））
後、以下の条件で、レジストシリル化層４の表面を酸化
する。例えば、バレル型アッシング装置を用い、温度２
００℃程度、流量３００ｓｃｃｍ，圧力４００ｍＴｏｒ
ｒでＯ2ガスを流し、１０分程度酸化することにより、
レジストシリル化層４表面にシリコン有機物を含む酸化
膜５が形成される（図１（ｅ））。
【００１４】次に、未反応のシリル化用レジスト２をＯ
2ガスをエッチングガスとして用い、ドライエッチング
を行い、レジストパターンを形成する（図１（ｆ））。
その後、酸化膜５は除去せず、被加工膜又は基板１のエ
ッチングを行う。
2ガスをエッチングガスとして用い、ドライエッチング
を行い、レジストパターンを形成する（図１（ｆ））。
その後、酸化膜５は除去せず、被加工膜又は基板１のエ
ッチングを行う。
【００１５】
【発明の効果】以上詳細に説明した様に、本発明を用い
ることにより、レジストシリル化層の酸素プラズマ耐性
が向上し、従来より所望の寸法との差の小さなレジスト
パターンが得られる。
ることにより、レジストシリル化層の酸素プラズマ耐性
が向上し、従来より所望の寸法との差の小さなレジスト
パターンが得られる。
【図１】本発明の一実施例のレジストパターン形成工程
図である。
図である。
【図２】従来のレジストパターン形成工程図である。
１ 被加工膜又は基板 ２ シリル化用レジスト ３ クロムマスク ４ レジストシリル化層 ５ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/207
Claims (1)
- 【請求項１】 レジストシリル化プロセスを用いたレジ
ストパターン形成方法において、被加工膜又は基板上に
シリル化用のレジストを塗布し、所定のパターンで露光
した後に露光領域をシリル化する工程と、 上記工程により形成されたシリル化されたレジスト層を
マスクとして、シリル化用レジストの全膜厚の２５％以
上で、且つ、５０％以下だけ、該シリル化用レジストを
エッチングした後、上記シリル化されたレジスト層表面
を酸化する工程と、 上記工程後、上記未反応シリル化用レジストをドライエ
ッチングにより除去し、レジストパターンを形成する工
程とを有することを特徴とするレジストパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP200592A JP2902513B2 (ja) | 1992-01-09 | 1992-01-09 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP200592A JP2902513B2 (ja) | 1992-01-09 | 1992-01-09 | レジストパターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190441A JPH05190441A (ja) | 1993-07-30 |
| JP2902513B2 true JP2902513B2 (ja) | 1999-06-07 |
Family
ID=11517284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP200592A Expired - Fee Related JP2902513B2 (ja) | 1992-01-09 | 1992-01-09 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902513B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW353775B (en) * | 1996-11-27 | 1999-03-01 | Tokyo Electron Ltd | Production of semiconductor device |
| KR100281113B1 (ko) * | 1997-12-29 | 2001-04-02 | 김영환 | 반도체소자의 패터닝 방법 |
| WO2001075944A2 (en) * | 2000-03-30 | 2001-10-11 | Tokyo Electron Limited | Dry silylation plasma etch process |
| KR101902402B1 (ko) | 2012-04-05 | 2018-09-28 | 삼성전자 주식회사 | 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
-
1992
- 1992-01-09 JP JP200592A patent/JP2902513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190441A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| US4496419A (en) | Fine line patterning method for submicron devices | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPH0466345B2 (ja) | ||
| JPH0883786A (ja) | 半導体装置の製造方法 | |
| JPS6227384B2 (ja) | ||
| JP4675450B2 (ja) | 薄膜パターンの形成方法 | |
| JP3392231B2 (ja) | パターン形成方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS6213813B2 (ja) | ||
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPH05182904A (ja) | パターン形成方法 | |
| KR100320445B1 (ko) | 반도체장치의트렌치형성방법 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH0394425A (ja) | レジスト除去方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| KR980003884A (ko) | 레지스트 패턴 형성방법 | |
| JPS60105230A (ja) | パタ−ン形成方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPH0313583B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |