JPS60105230A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS60105230A JPS60105230A JP21171083A JP21171083A JPS60105230A JP S60105230 A JPS60105230 A JP S60105230A JP 21171083 A JP21171083 A JP 21171083A JP 21171083 A JP21171083 A JP 21171083A JP S60105230 A JPS60105230 A JP S60105230A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- ion
- material film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
- G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams
Landscapes
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体装置を製造する際に於けるパターンを
形成する全ての工程がドライ・エツチングで遂行される
パターン形成方法に関する。
形成する全ての工程がドライ・エツチングで遂行される
パターン形成方法に関する。
従来技術と問題点
従来、半導体装置を製造する際に於けるパターン形成に
はフォト・リソグラフィ技術が適用され、感光レジスト
・パターンをマスクとして所要の材料のエツチングを行
うようにして０る。
はフォト・リソグラフィ技術が適用され、感光レジスト
・パターンをマスクとして所要の材料のエツチングを行
うようにして０る。
この場合のレジストに於けるノぐターン形成器よ、レジ
ストに対して所定のマスク・ノくターンを露）しする工
程と、レジストの溶液を用し）て現像する工程とからな
っている。
ストに対して所定のマスク・ノくターンを露）しする工
程と、レジストの溶液を用し）て現像する工程とからな
っている。
近年、この種のパターン形成に適用されるエツチング技
術としては、従来のウニ・ノド・エツチングからドライ
・エツチングへと移行しつつある。
術としては、従来のウニ・ノド・エツチングからドライ
・エツチングへと移行しつつある。
然しなから、パターン形成の場合に於けるエツチング工
程を全てドライ化することは未だ不可ｌな状態にある。
程を全てドライ化することは未だ不可ｌな状態にある。
例えば、前記の現像工程Ｇこ於し）でも、酸素（０２）
プラズマを用いてドライ処理することが考えられている
が、露光部分と非露光会１３分との選択性が充分でなり
、ノ々ターンとして残１−べきレジスト膜に大幅な膜減
りを生ずる状ｌこあり、また、その為にマスク・ノでタ
ーンの転写筒￥イ象度も充分ではない。
プラズマを用いてドライ処理することが考えられている
が、露光部分と非露光会１３分との選択性が充分でなり
、ノ々ターンとして残１−べきレジスト膜に大幅な膜減
りを生ずる状ｌこあり、また、その為にマスク・ノでタ
ーンの転写筒￥イ象度も充分ではない。
発明の目的
本発明は、従来、保護マスクなしではドライ・エツチン
グして°パターンを形成すること力く不可ＮＵであった
例えばレジスト膜などを簡単な処理を施すのみで選択的
にドライ・エツチングすることを可能とし、パターン形
成する場合の全工程を完全にドライ・エツチング化する
技術を提供する。
グして°パターンを形成すること力く不可ＮＵであった
例えばレジスト膜などを簡単な処理を施すのみで選択的
にドライ・エツチングすることを可能とし、パターン形
成する場合の全工程を完全にドライ・エツチング化する
技術を提供する。
発明の構成
本発明のパターン形成方法では、基板上にパターン形成
すべき材料膜を形成し、次ぎに、該材料膜にイオン・ビ
ームを所要パターンに従って選択的に照射し、次ぎに、
全体を前記材料膜のエッチャント雰囲気中に配置して光
を照射することに依り前記イオン・ビームを照射した部
分の材料膜を残し且つそれ以外の部分の材料膜を除去す
る工程が含まれてなり、この材料膜としては前記レジス
ト膜は勿論のこと、多結晶シリコン膜なども対象とする
ことができるから、半導体装置を製造する場合のパター
ン形成を完全にドライ化することが可能になる。
すべき材料膜を形成し、次ぎに、該材料膜にイオン・ビ
ームを所要パターンに従って選択的に照射し、次ぎに、
全体を前記材料膜のエッチャント雰囲気中に配置して光
を照射することに依り前記イオン・ビームを照射した部
分の材料膜を残し且つそれ以外の部分の材料膜を除去す
る工程が含まれてなり、この材料膜としては前記レジス
ト膜は勿論のこと、多結晶シリコン膜なども対象とする
ことができるから、半導体装置を製造する場合のパター
ン形成を完全にドライ化することが可能になる。
発明の実施例
第１図乃至第４図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
第１図及び第２図参照
■ シリコン半導体基板１上にレジスト（０ＭＲ８３：
東京応化部）膜２を厚さ例えば１ 〔μｍ〕程度に形成
する。
東京応化部）膜２を厚さ例えば１ 〔μｍ〕程度に形成
する。
■ 例えば硼素イオン（Ｂ＋）を所要パターンに従って
選択的に照射する。尚、矢印３はＢ＋ビームを指示して
いる。
選択的に照射する。尚、矢印３はＢ＋ビームを指示して
いる。
そのときの照射イオン量としては１Ｏ−５（Ｃ／ｃＪ）
程度で良く、また、Ｂ＋の加速エネルギを１００（Ｋｅ
Ｖ）とすると、Ｂ＋はレジスト膜２中に約０．２〔μｍ
〕程度まで打も込まれるので、第２図に記号４で指示し
であるようにイオン注入領域が形成される。
程度で良く、また、Ｂ＋の加速エネルギを１００（Ｋｅ
Ｖ）とすると、Ｂ＋はレジスト膜２中に約０．２〔μｍ
〕程度まで打も込まれるので、第２図に記号４で指示し
であるようにイオン注入領域が形成される。
図示されているように、イオン注入領域４がレジスト膜
２の表面にのみ存在していても現像する場合には何等の
支障もない。これは、従来の現像技術と大きく相違する
点であり、これに依り、照射イオン量が少なくて済むこ
とになるから、露光のスルー・プツトを向上することが
可能である。
２の表面にのみ存在していても現像する場合には何等の
支障もない。これは、従来の現像技術と大きく相違する
点であり、これに依り、照射イオン量が少なくて済むこ
とになるから、露光のスルー・プツトを向上することが
可能である。
尚、必要あれば、照射イオン量及び加速エネルギを大に
してＢ＋がレジスト膜２とシリコン半導体基板１との界
面に到達する程度に照射しても良い。
してＢ＋がレジスト膜２とシリコン半導体基板１との界
面に到達する程度に照射しても良い。
ここで用いるイオンとしてはＢ＋の外に砒素（Ａｓ＋）
、ガリウム・イオン（Ｇａ＋）、シリコン・イオン（Ｓ
ｉ＋）、プロトン（Ｈ“）などが挙げられる。
、ガリウム・イオン（Ｇａ＋）、シリコン・イオン（Ｓ
ｉ＋）、プロトン（Ｈ“）などが挙げられる。
第３図参照
■ 全体を０２雰囲気中におき、紫外線５を照射するこ
とに依り、イオン注入領域４でマスクされていないレジ
スト膜２の部分を灰化除去することができる。
とに依り、イオン注入領域４でマスクされていないレジ
スト膜２の部分を灰化除去することができる。
この場合に使用する紫外線は低圧水銀燈が発生する２６
．０（ｎｍ）以下の波長のものが特に有効である。
．０（ｎｍ）以下の波長のものが特に有効である。
第４図参照
■ 工程■を経ることに依り、レジスト膜２は図示のよ
うにバターニングされるので、このバターニングされた
レジスト膜２をマスクとして基板１をエツチング加工す
ることができる。
うにバターニングされるので、このバターニングされた
レジスト膜２をマスクとして基板１をエツチング加工す
ることができる。
使用済みのレジスト膜２は０２プラズマに曝すことに依
り、簡単に除去することができ、また、ハロゲンを含む
雰囲気で紫外線を照射して除去することもできる。
り、簡単に除去することができ、また、ハロゲンを含む
雰囲気で紫外線を照射して除去することもできる。
本発明に於いて用いることができるレジストとしては、
前記したものの外に種々のものを使用することが可能で
あり、例えば、電子ビーム・レジストの一種であるポリ
メチルメタクリレート（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈ
ａｃｒｙｌａｔｅ：ＰＭＭＡ）樹脂などは好結果が得ら
れる。唯、レジストの種類に依って、イオン注入条件、
現像条件は適宜に選択する必要がある。
前記したものの外に種々のものを使用することが可能で
あり、例えば、電子ビーム・レジストの一種であるポリ
メチルメタクリレート（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈ
ａｃｒｙｌａｔｅ：ＰＭＭＡ）樹脂などは好結果が得ら
れる。唯、レジストの種類に依って、イオン注入条件、
現像条件は適宜に選択する必要がある。
第５図は本発明を実施して得られた結果の一例を線図に
したものであり、縦軸には膜減り速度を〔μｍ／分〕で
、横軸には照射したイオンのドーズ量をそれぞれ採っで
ある。尚、膜減り速度とは単位時間に減少する膜厚であ
る。
したものであり、縦軸には膜減り速度を〔μｍ／分〕で
、横軸には照射したイオンのドーズ量をそれぞれ採っで
ある。尚、膜減り速度とは単位時間に減少する膜厚であ
る。
図に於いて、破線は０２プラズマでエツチングを行った
場合を示し、実線は紫外線を照射して工ソチングした場
合を示している。
場合を示し、実線は紫外線を照射して工ソチングした場
合を示している。
図から判るように、０２プラズマでは、イオン照射に依
る選択比は殆ど得られない。
る選択比は殆ど得られない。
然しなから、紫外線を照射する場合は、イオンの照射量
がドース量にして１０′４以上になると充分な選択比が
得られる。
がドース量にして１０′４以上になると充分な選択比が
得られる。
前記実施例ではパターン形成する材料膜としてレジスト
膜を挙げて説明したが、本発明はこれに限られない。
膜を挙げて説明したが、本発明はこれに限られない。
第６図乃至第９図は本発明の他の実施例を解説する為の
工程要所に於ける半導体装置の要部切断側面図であり、
以下、これ等の図を参照しつつ説明する。
工程要所に於ける半導体装置の要部切断側面図であり、
以下、これ等の図を参照しつつ説明する。
第６図参照
■ 例えば熱酸化法を適用し、シリコン半導体基板１１
上に二酸化シリコン（ＳｉＯｚ）膜１２を厚さ例えば５
０００ （人〕程度に形成する。
上に二酸化シリコン（ＳｉＯｚ）膜１２を厚さ例えば５
０００ （人〕程度に形成する。
■ 化学的気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏｎ：ｃＶＤ）法を適用することに
依り、燐（Ｐ）を含有させた多結晶シリコン膜１３を厚
さ例えば１ 〔μｍ〕程度に形成する。
ｄｅｐｏｓｉｔｉｏｎ：ｃＶＤ）法を適用することに
依り、燐（Ｐ）を含有させた多結晶シリコン膜１３を厚
さ例えば１ 〔μｍ〕程度に形成する。
第７図参照
■ Ｂ＋ビーム１４を所要パターンに従って選択的に照
射する。
射する。
このときのイオン照射量としてはドーズ量として〜ｌ
Ｑ Ｉ４（ａｍ−２〕程度とする。また、Ｂ＋の加速エ
ネルギを３０（ＫｅＶ）とするとＢ＋は多結晶シリコン
膜１３に深さ０．２ 〔μｍ〕程度まで打ち込まれてＢ
ｉ人領域１５が形成される。
Ｑ Ｉ４（ａｍ−２〕程度とする。また、Ｂ＋の加速エ
ネルギを３０（ＫｅＶ）とするとＢ＋は多結晶シリコン
膜１３に深さ０．２ 〔μｍ〕程度まで打ち込まれてＢ
ｉ人領域１５が形成される。
第８図参照
■ 全体を塩素ガス（Ｃ１ｚ）などのハロゲンを含むガ
ス雰囲気中に配置して、紫外ＭＡ１６を照射することに
依り、さきに形成したＢ導入領域１５でマスクされてい
ない多結晶シリコン膜１３の部分をエツチングして除去
することができる。尚、この場合、Ｃβ２雰囲気の代わ
りに塩化水素（ＨＣｌ）雰囲気を用いても良い。
ス雰囲気中に配置して、紫外ＭＡ１６を照射することに
依り、さきに形成したＢ導入領域１５でマスクされてい
ない多結晶シリコン膜１３の部分をエツチングして除去
することができる。尚、この場合、Ｃβ２雰囲気の代わ
りに塩化水素（ＨＣｌ）雰囲気を用いても良い。
この場合の紫外線１６も低圧水銀燈で発生ずるものを用
いることができ、波長２６０（ｎｍ）以下の光が有効で
ある。
いることができ、波長２６０（ｎｍ）以下の光が有効で
ある。
第９図参照
■ 工程■を経ることに依り、多結晶シリコン膜１３は
図示のようにパターニングされるので、前記実施例と同
様に、このパターニングされたＰ含有多結晶シリコン膜
１３をマスクとしてＳ ｉ Ｏ２膜１２のエツチングを
行うことができ、また、パターニングする際のパターン
さえ適当にすれば、そのまま配線として用いることがで
きるものである。
図示のようにパターニングされるので、前記実施例と同
様に、このパターニングされたＰ含有多結晶シリコン膜
１３をマスクとしてＳ ｉ Ｏ２膜１２のエツチングを
行うことができ、また、パターニングする際のパターン
さえ適当にすれば、そのまま配線として用いることがで
きるものである。
発明の効果
本発明のパターン形成方法に依れば、基板上にパターン
形成すべき材料膜を形成し、次ぎに、該材料膜にイオン
・ビームを所要パターンに従って選択的に照射し、次ぎ
に、全体を前記材料膜のエッチャント雰囲気中に配置し
て光を照射することに依り前記イオン・ビームを照射し
た部分の材料膜を残し且つそれ以外の部分の材料膜を除
去する工程が含まれてなり、ここで、材料膜としては、
電子ビーム・レジスト膜、フォト・レジスト膜、多結晶
シリコン膜、アモーファス・シリコン膜、シリコン酸化
膜、シリコン窒化膜等を対象にすることができるので、
半導体装置を製造する場合のパターン形成を完全にドラ
イ化することが可能となり、高集積化半導体装置の微細
パターン形成に好適である。
形成すべき材料膜を形成し、次ぎに、該材料膜にイオン
・ビームを所要パターンに従って選択的に照射し、次ぎ
に、全体を前記材料膜のエッチャント雰囲気中に配置し
て光を照射することに依り前記イオン・ビームを照射し
た部分の材料膜を残し且つそれ以外の部分の材料膜を除
去する工程が含まれてなり、ここで、材料膜としては、
電子ビーム・レジスト膜、フォト・レジスト膜、多結晶
シリコン膜、アモーファス・シリコン膜、シリコン酸化
膜、シリコン窒化膜等を対象にすることができるので、
半導体装置を製造する場合のパターン形成を完全にドラ
イ化することが可能となり、高集積化半導体装置の微細
パターン形成に好適である。
また、本発明のパターン形成方法は、これまで実施され
てきたプラズマやイオンを用いる従来技術と比較した場
合、基板に与える損傷や汚染がすくないことも特筆すべ
き効果である。
てきたプラズマやイオンを用いる従来技術と比較した場
合、基板に与える損傷や汚染がすくないことも特筆すべ
き効果である。
第１図乃至第４図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第５図は本
発明の詳細な説明する為の膜減り対イオン照射量に関す
る線図、第６図乃至第９図は本発明の他の実施例を説明
する為の工程要所に於ける半導体装置の要部切断側面図
である。 図に於いて、■はシリコン半導体基板、２はレジスト膜
、３はＢ＋ビーム、４はイオン注入領域、５は紫外線で
ある。 第１図 １ 第２図 第３図 第４図 第５図 照耳寸イオン量１Ｃ酢２］ 第６図 第７図 ４ 第８図 ６ 第９図 ５
要所に於ける半導体装置の要部切断側面図、第５図は本
発明の詳細な説明する為の膜減り対イオン照射量に関す
る線図、第６図乃至第９図は本発明の他の実施例を説明
する為の工程要所に於ける半導体装置の要部切断側面図
である。 図に於いて、■はシリコン半導体基板、２はレジスト膜
、３はＢ＋ビーム、４はイオン注入領域、５は紫外線で
ある。 第１図 １ 第２図 第３図 第４図 第５図 照耳寸イオン量１Ｃ酢２］ 第６図 第７図 ４ 第８図 ６ 第９図 ５
Claims (1)
- 基板上にパターン形成すべき材料膜を形成し、次ぎに、
該材料膜にイオン・ビームを選択的に照射し、次ぎに、
全体を前記材料膜のエッチャント雰囲気中に配置して光
を照射することにより前記イオン・ビームを照射した部
分の材料膜を残し且つそれ以外の部分の材料膜を除去す
る工程が含まれてなることを特徴とするパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211710A JPH0715870B2 (ja) | 1983-11-12 | 1983-11-12 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211710A JPH0715870B2 (ja) | 1983-11-12 | 1983-11-12 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60105230A true JPS60105230A (ja) | 1985-06-10 |
| JPH0715870B2 JPH0715870B2 (ja) | 1995-02-22 |
Family
ID=16610309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58211710A Expired - Lifetime JPH0715870B2 (ja) | 1983-11-12 | 1983-11-12 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715870B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0282201A2 (en) * | 1987-03-09 | 1988-09-14 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167330A (en) * | 1980-05-29 | 1981-12-23 | Nippon Telegr & Teleph Corp <Ntt> | Fine pattern forming method |
| JPS5877230A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | パタ−ン形成方法 |
-
1983
- 1983-11-12 JP JP58211710A patent/JPH0715870B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167330A (en) * | 1980-05-29 | 1981-12-23 | Nippon Telegr & Teleph Corp <Ntt> | Fine pattern forming method |
| JPS5877230A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | パタ−ン形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0282201A2 (en) * | 1987-03-09 | 1988-09-14 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715870B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451512B1 (en) | UV-enhanced silylation process to increase etch resistance of ultra thin resists | |
| EP0686999B1 (en) | Pattern formation in the fabrication of microelectronic devices | |
| US6864144B2 (en) | Method of stabilizing resist material through ion implantation | |
| JP2002023390A (ja) | 半導体素子の感光膜パターンの形成方法 | |
| JPS60105230A (ja) | パタ−ン形成方法 | |
| JP3293803B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| JPH0618187B2 (ja) | 半導体基板の加工方法 | |
| JPH0794477A (ja) | ドライエッチング方法 | |
| JPS63273321A (ja) | レジスト除去方法 | |
| JPH0473871B2 (ja) | ||
| JP2000347406A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| JPS61110427A (ja) | パタ−ン形成方法 | |
| JPS628513B2 (ja) | ||
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JPS62221111A (ja) | 半導体装置の製造方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPS59207628A (ja) | ドライエツチング方法 | |
| JPH01132123A (ja) | レジストパターン形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| KR19990070271A (ko) | 반도체장치의 절연막 패턴 형성 방법 | |
| JPH0997836A (ja) | コンタクトホールの形成方法 |