JPS59207628A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS59207628A
JPS59207628A JP8088583A JP8088583A JPS59207628A JP S59207628 A JPS59207628 A JP S59207628A JP 8088583 A JP8088583 A JP 8088583A JP 8088583 A JP8088583 A JP 8088583A JP S59207628 A JPS59207628 A JP S59207628A
Authority
JP
Japan
Prior art keywords
substrate
reaction chamber
stage
light
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8088583A
Other languages
English (en)
Inventor
Hiroshi Yanagisawa
柳沢 寛
Tadao Kaneko
金子 忠男
Takahiro Kobashi
小橋 隆裕
Hidehito Obayashi
大林 秀仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8088583A priority Critical patent/JPS59207628A/ja
Publication of JPS59207628A publication Critical patent/JPS59207628A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はドライエツチング方法および装置に係シ、特に
、エツチング直前にエツチングマスクとなるホトレジス
トの耐エツチング性を高める工程を具備した改良された
エツチング方法に関し、またそれに好適なドライエツチ
ング装置の構造に関する。
〔発明の背景〕
従来のドライエツチング技術においては、エツチングマ
スクとなるホトレジストが、ドライエツチング中に変質
し、マスク機能が低下して正常なエツチングが行われな
い欠点があった。この現象に対する対策としてDeep
UVハードニングと呼ばれる方法が提案された。すなわ
ち、ノボラック系樹脂を主成分とするホトレジストパタ
ーンに、現像後、波長250nm以下の紫外線を照射す
る事によりホトレジストの耐ドライエツチ性を向上する
方法である。この技術の欠点は、(1) DeepUV
光を効率良く放射する光源が得難い、(2)ハードニン
グ機構に感光剤が有効に寄与していない、などの原因の
だめに、ハードニング処理に通常2〜5分間を要する事
である。
〔発明の目的〕
本発明の目的は、短時間で効率良くレジストの耐ドライ
エツチング性を高める方法、およびそれに好適な機能を
具備したドライエツチング装量を提供する事にある。
〔発明の概要〕
本発明は、フェノールノボラック樹脂とナフトキノンジ
アジドよりなる市販のポジ型ホトレジストに、水蒸気分
圧25チ以下の雰囲気中で400〜43Qnmの光を照
射する事により、レジストの耐ドライエツチング性が増
大する現象を発見し、これを利用したものである。本発
明の原理は第1表の光化学反応式から明瞭に理解される
。すなわち、本発明においては、紫外線照射時の水蒸気
分圧を低下させているため、反応は経路(a)に従って
進む。
紫外線照射によって生じたカルベン3がノボラック樹脂
と結合する。これは、経路(b)に示しだように、カル
ベンが大気中の水分子に捕獲されないためである。この
ように、本発明においては、強力な光源の得られる40
0〜450nmの光を反応開始に使用し、また、感光剤
自身の反応を利用しているので、従来のDe8pUVハ
ードニングに比較して、10倍程度効率良く10〜30
秒でハードニング処理を行う事ができる。
またさらに、本発明においては、ハードニング処理に必
要な水蒸気圧25g6以下の雰囲気をつくるのに、ドラ
イエツチング装置自体を利用し、処理の連続化、簡便化
を図っている。
第1図は、本発明のために開発されたドライエツチング
装置である。通常のドライエツチング装置と同様、反応
室25内に電極26.27が設置され、予備排気室が隣
接された構造になっている。
ここで、試料ウェハ23は、反応室に搬入される前にス
テージ24上に一旦停止する機構を具備し、ここで水銀
灯21からの光をガラス窓22を通して照射される。
〔発明の実施例〕
以下、本発明の詳細な説明する。
実施例 エツチングすべき3i含有At蒸着膜を被着したSi基
板12に、市販のポジ型ホトレジストAZ1350J(
米国5htpky社製商品名)を用いて通常の露光、現
像処理によシバターンを形成した。
この試料を白色光等にさらして感光させないようにして
第1図に示した、レジストハードニング装置付ドライエ
ツチング装置の予備排気室に装着し、ステージ24上で
10秒間紫外線照射した。この時、感光剤は光分解しカ
ルベンを経由してレジンと反応する。次で、試料を反応
室内に搬送し、B CL aを含むプラズマ中でAt膜
をエツチングした。1μm膜厚のAt膜をエツチングす
るのに5分20秒を要したが、この時、レジスト膜厚の
減少量は0.1μmであった。一方、同一バッチでエツ
チングした、本発明のノ・−ドニング処理を施してない
試料、すなわち、予備排気室内のステージ24で紫外線
露光を行わなかった試料では、レジスト膜厚の減少は0
.7μmであった。さらに従来のDeepUvハードニ
ング処理(Xe−Hgランプ5分間照射)を施した試料
では、レジスト膜厚の減少は0.2μmであった。以上
のように本発明によれば極めて短時間で、簡便な操作に
より、レジストの耐ドライエツチング性を向上し、連続
してドライエツチングを行うことができる。
〔発明の効果〕
本発明による効果を以下に列記する。
(1)  レジストのハードニングに、感光剤の光化学
反応を利用しているので、従来のDeepUV/−−ド
ニングより10倍程度効率が高い。
(2)従来のDeepUVハードニング技術では、25
0nm以下の紫外線を用いたが、本発明では400〜4
5Qnm光を利用するので、より強力な光源が得られ、
また、光学系も石英ガラスである必要はなく経済的に有
利である。
【図面の簡単な説明】
第1図は、本発明によるレジストノ・−ドニング機構付
ドライエツチング装置の断面図である。 21・・・水銀灯、23・・・試料ウェハ、25・・・
反応室、第 17

Claims (1)

    【特許請求の範囲】
  1. 1、真空反応室内に設置された被エツチング用半導体基
    板上のポジ型ホトレジストパターンに、真空排気した状
    態で紫外線照射を行なった後、ドライエツチングを行な
    うことを特徴とするドライエツチング方法。
JP8088583A 1983-05-11 1983-05-11 ドライエツチング方法 Pending JPS59207628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8088583A JPS59207628A (ja) 1983-05-11 1983-05-11 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8088583A JPS59207628A (ja) 1983-05-11 1983-05-11 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS59207628A true JPS59207628A (ja) 1984-11-24

Family

ID=13730794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8088583A Pending JPS59207628A (ja) 1983-05-11 1983-05-11 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS59207628A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236122A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd ドライエツチング装置
JPS6447885A (en) * 1987-08-18 1989-02-22 Nec Corp Dry etching equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236122A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd ドライエツチング装置
JPS6447885A (en) * 1987-08-18 1989-02-22 Nec Corp Dry etching equipment

Similar Documents

Publication Publication Date Title
KR0170558B1 (ko) 반도체장치의 제조방법
US5407786A (en) Method of forming a mask on a semiconductor substrate via photosensitive resin deposition, ammonia treatment and selective silylation
JPS59207628A (ja) ドライエツチング方法
JPH07130751A (ja) アルミ系金属膜のパターニング方法
JP4017231B2 (ja) 化学増幅レジストの感度促進方法およびパターン形成方法
JPH0458170B2 (ja)
JPS6161153A (ja) ネガ型レジストのパタ−ン形成方法
KR940007054B1 (ko) 패턴형성방법
JP3257126B2 (ja) パターン形成方法
JPH0757995A (ja) レジストパターン形成方法
JP2766268B2 (ja) パターン形成方法
JPH04217258A (ja) レジストパターンの作製方法及びその装置
JPS5839779A (ja) 写真蝕刻方法
JP2000347406A (ja) レジストパターン形成方法及び半導体装置の製造方法
JPH01185545A (ja) レジストパターンの形成方法
JPS63215040A (ja) レジストのハ−ドニング方法
JPH036566A (ja) エキシマレーザによるパターン形成方法
JPS63261834A (ja) レジスト硬化方法
JPH02257140A (ja) レジストパターン形成方法
JPH03252121A (ja) レジストシリル化層パターンの形状検出方法
JPS60105230A (ja) パタ−ン形成方法
JPS6054775B2 (ja) ドライ現像方法
JPS59180545A (ja) 乾式現像用ポジ型レジスト材料
JPH02305434A (ja) レジストパターンの形成方法
JPH01244447A (ja) パターン形成方法及びこれに用いるレジスト材料