KR0170558B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0170558B1
KR0170558B1 KR1019950017527A KR19950017527A KR0170558B1 KR 0170558 B1 KR0170558 B1 KR 0170558B1 KR 1019950017527 A KR1019950017527 A KR 1019950017527A KR 19950017527 A KR19950017527 A KR 19950017527A KR 0170558 B1 KR0170558 B1 KR 0170558B1
Authority
KR
South Korea
Prior art keywords
substrate
resist
wafer
resist film
heating step
Prior art date
Application number
KR1019950017527A
Other languages
English (en)
Inventor
우스지마 아끼히로
Original Assignee
세끼사와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다다시
Application granted granted Critical
Publication of KR0170558B1 publication Critical patent/KR0170558B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 장치의 제조방법은 기판을 200℃ 이상, 예를들면 800℃이상에서 소정시간 가열하는 단계, 기판표면에 화학증폭 레지스트막을 도포하는 단계, 레지스트막의 패턴영역을 노광하는 단계, 레지스트막을 현상하여 레지스트패턴을 형성하는 단계, 및 레지스트패턴을 마스크롸 하여 기판표면을 소정두께로 에칭하는 단계를 포함한다. 화학 증폭레지스트를 사용하여 미세한 레지스트패턴을 형성할 때에, 해상도를 향상시킬 수가 있다.

Description

반도체장치의 제조방법
제1도는 본 발명의 실시예에서 사용한 베이킹(baking)장치와 레지스트 도포장치의 개략도.
제2도는 본 발명의 실시예에서 사용한 플라즈마 애시어(asher)의개략도.
제3도는 본 발명의 실시예에서 사용한 세정장치의 개략도.
제4도는 본 발명의 실시예에서 사용한 원자외선 조사장치의 개략도.
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 포토리소그래피 공정에서의 레지스트패턴의 형성방법에 관한 것이다.
최근에, 집적회로의 집적도향상 요구에 따라, 회로패턴의 미세화가 요구되고 있다. 회로패턴의 미세화를 위하여, 노광장치의 고해상도화, 노광광의 단파장화가 진행되어 왔었다. 더우기, 이러한 추세는 레지스트막 자체에도 고해상도화가 요구되고 있어, 광산발생제를 포함하는 화학증폭레지스트가 각광을 받고 있다.
화학증폭레지스트를 사용한 종래의 레지스트 패턴의 형성방법에 대하여 이하 설명한다.
먼저, 반도체기판상에 화학증폭레지스트를 스핀-도포하여, 프리베이킹(pre-baking)을 행한다. 프리베이킹을 실행한 레지스트막의 소정 패턴영역에 소정 대상물질을 이온화시킬 수 있는 전리조사선을 조사함으로써 패턴노광을 행한다. 이 조사에 의해, 전리조사선이 조사된 부분에만 산이 발생한다. 전리조사선으로는 엑사이머 레이저 등의 자외선 또는 전자빔등이 사용된다.
패턴 노광후, 레지스트막에 포스트 엑스포저 베이킹(post-exposure baking)을행한다. 화학증폭레지스트가 포지티브(positive)형이면, 포스트-액스포저 베이킹 처리중에 전리조사선 조사에 의하여 발생한 산이 기본 폴리머를 가용화한다. 포스트-엑스포져 베이킹후에, 레지스트를 현상함으로써 레지스트패턴을 형성한다. 이 처리시에, 산이 촉매로서 작용하여 기본 폴리머를 가용화하므로, 결과적으로 노광감도를 향상시킬 수 있다.
레지스트를 스핀도포하기전에, 기판표면에 청정실(clean room)중의 암모니아, 아민 등의 염기성 불순물이 부착하여 있으면, 노광빔의 조사에 의해 발생된 산을 중화시킬 수 있다. 포지티브 레지스트의 경우, 기판계면 부근의 레지스트의 부분이 난용화된다. 따라서, 소위 테일링(tailing) 또는 트레일링(trailing)이라 하는 현상이 발생할 수도 있다. 테일링 발생시, 전리조사선을 조사한 영역의 주변근방에 있어서, 기판계면 부근의 레지스트가 완전히 제거되지 않는 상태로 된다. 또한 전리조사선을 조사한 영역에 있어서, 기판계면 부근의 레지스트가 제거될 수 없기때문에 패턴이 해상될 수 없는 현상이 발생하는 경우도 있다.
한편, 네가티브(negative)형의 레지스트막의 경우는, 기판표면에 부착한 염기성 불순물의 영향으로 기판계면 부근의 레지스트가 가용화 되버린다. 따라서, 침입이라 불리우는 현상이 발생하는 경우가 있다. 이 침입은 전리조사선을 조사한 영역의 주변근방에 있어서, 현상시에 기판계면 부근의 레지스트가 용해되는 현상이다.
본 발명의 목적을 화학증폭레지스트를 사용하여 미세한 레지스트패턴을 형성할때에 해상도를 향상시킬 수 있는 레지스트패턴 형성방법을 제공하는 데 있다.
본 발명의 한 양상에 의하면, 제1표면을 갖는 기판을 제공하는 단계, 제1표면상의 염기성 불순물을 제거하기 위하여 기판의 제1표면을 200℃ 이상에서 가열하는 단계, 상기 가열단계 직후에 기판의 제1표면을 실온까지 냉각하는 단계, 상기 냉각단계 직후에 산발생제를 포함하는 화학증폭형 레지스트를 도포하여 기판의 제1표면상에 레지스트막을 형성하는 단계, 상기 레지스트막의 패턴영역을 선택적으로 노광하는 단계, 상기 레지스트막을 현상하여 레지스트패턴을 형성하는 단계, 상기 레지스트패턴을 마스크로 하여 제2표면을 형성하기 위하여 상기 기판의 제1표면을 소정의 두께로 에칭하는 단계를 포함하는 반도체장치의 제조방법이 제공되어 있다.
레지스트 도포전에, 200℃이상으로 열처리를 행함으로써, 기판표면에 부착한 염기성 불순물을 제거할 수가 있다. 따라서, 레지스트의 특성의 변화를 방지할 수가 있다. 예를 들면, 포지티브 레지스트인 경우에는 기판계면 부근의 레지스트막의 난용화, 네가티브 레지스트인 경우에는 가용화를 방지할 수가 있다.
난용화 또는 가용화를 방지할 수 있기 때문에, 현상시에 소위 테일링 또는 침입현상의 발생을 억제할 수가 있다. 따라서, 레지스트패턴의 해상도의 향상이 가능하게 된다.
그래서, 우수한 해상도로 미세한 레지스트패턴을 형성할 수가 있고, 이것에 의해 대규모 집적회로 LSI의 고집적화가 가능하게 된다.
이하, 제1도를 참조하여 본 발명의 실시예에 대하여 설명한다.
제1도는 실시예에 사용되는 베이킹장치 B 및 레지스트의 도포장치 C를 개략적으로 도시한 것이다. 베이킹장치 B는 예비챔버 3, 메인챔버 4 및 가스배기계로 구성되어 있다. 예비챔버 3은 셔터 5를 거쳐서 메인챔버 4에 접속되어 있다. 셔터 5를 폐쇄함으로써 각 챔버의 내부공간은 서로 분리할 수 있다. 셔터 5를 개방하는 경우, 도면에 도시되어 있지 않은 운송로보트(carrier robot)에 의해 예비챔버 3과 메인챔버 4 사이에서 웨이퍼를 이동할 수가 있다.
예비챔버 3내에는 웨이퍼를 배치하기 위한 웨이퍼 스테이지 15가 배치되어 있다. 메인챔버 4내에는 내부에 냉각수를 순환할 수 있는 냉각수 순환 스테이지 14가 배치되어 있다. 냉각수 순환 스테이지 14의 윗쪽에는 적외선 램프 6이 배치되어 있어, 냉각수 순환 스테이지 14상에 탑재된 웨이퍼를 가열할 수가 있다.
예비챔버 3내는 진공밸브 Vx, V5를 거쳐서 회전펌프 9에 의해 예비배기할 수가 있다. 메인챔버 4내는 진공밸브 V3, V4를 거쳐서 회전펌프 9에 의해 예비배기할 수가 있다.
더우기, 예비챔버내는 진공밸브 V1을 거쳐서 터보분자펌프 7에 의해 고진공으로 진공배기할 수가 있다. 메인챔버내는 진공밸브 V3, V2를 거쳐서 터보분자펌프 7에 의해 진공배기할 수가 있다.
레지스트 도포장치 C는 스핀너 척(spinner chuck)12, 모터 13, 스핀너 척 12위에 배치된 디스펜서 노즐(dispenser nozzle)10 및 레지스트가 외부로 비산(飛散)하지 않도록 스핀너 척 12의 주위에 배치된 도포컵 11로 구성되어 있다. 스핀너 척 12에 부착된 웨이퍼 2를 진공흡착하여 회전하면서,디스펜서 노츨 10에서 레지스트를 적하하여 레지스트를 도포할 수가 있다.
제조라인상에 배치된 웨이퍼 1, 베이킹장치 B, 및 레지스트도포장치 C는 정렬하여 접속되어 있다. 도면에 도시되지 않은 운송로보트에 의해 각각의 장치사이에서 웨이퍼를 운송할 수가 있다. 도면중, 웨이퍼 캐리어 1에는 복수개의 웨이퍼 2가 수용되어 있다.
다음에, 제1도의 장치를 사용하여 레지스트패턴을 형성하는 방법에 대하여 설명한다.
먼저, 실리콘기판표면을 염산가스 분위기중 1000℃에서 약 20분동안 초기 산화처리를 행하여 두께 약 5nm의 SiO2막을 형성한다. 그 다음에, 반응가스로서 암모니아와 디클로로실란을 사용하여 기판온도 800℃에서 저압 화학증 기증착(LP-CVD)에 의해 두께 약 15nm의 SiN막을 형성한다. 이와 같이 표면에 질화막을 형성한 웨이퍼를 웨이퍼캐리어 1내에 수납한다. Si막은 후에 실리콘의 선택산화(LOCOS)공정에 있어서 마스크로서 사용될 수가 있다.
웨이퍼 캐리어 1내에 수납된 웨이퍼 2를 도면에 도시되지 않은 운송로보트에 의해 예비챔버 3내의 웨이퍼 스테이지 15상에 탑재한다. 여기서, 메인 챔버 4내는 통상, 고진공상태로 유지된다. 예비챔버 3내를 고진공으로 배기한 후, 셔터 5를 개방하여 웨이퍼를 메인챔버 4내의 스테이지 14상으로 이동시킨다.
적외선 램프 6에 의하여, 웨이퍼 2를 800℃로 20분동안 가열한다. 그후, 냉각수 순환 스테이지 14에 냉각수를 순환시켜서 웨이퍼 2를 실온근방,예를 들면 18-25℃까지 냉각한다.
웨이퍼 냉각후, 웨이퍼를 예비챔버 3을 경유하여 챔버에서 꺼내어, 즉시 레지스트 도포장치 C의 스핀너 척 12상으로 진공흡착시킨다. 스핀너 척 12를 소정 회전수로 회전하면서, 디스펜서 10에서 웨이퍼 2표면에 포지티브형 화학증폭레지스트 재료를 적하한다. 이와 같이 하여, 웨이퍼 2의 표면에 두께 약 0.7㎛의 레지스트막을 형성한다. 포지티브형 화학증폭레지스트 재료로서는, 예를 들면 폴리비닐페놀용액의 수산기 40%를 t-부톡시카르보닐옥시화한 화합물, 트리페닐설포늄 트리플레이트 및 유산 에틸로 되는 것을 사용할 수가 있다. 레지스트막 형성후, 핫 플레이트(hot plate)상에 100℃에서 90초동안 웨이퍼를 프리-엑스포저 베이킹을 행한다.
그후, 파장 248nm KrF레이저광을 사용하여 레지스트막을 선택적으로 노광한다. 노광후, 즉시 웨이퍼를 핫 플레이트상에서 90℃에서 90초동안 포스트-베이킹을 행한다.
포스트-엑스포져 베이킹후, 농도 2.38%의 테트라-메틸-암모늄-하이드록사이드(TMAH)수용액을 사용하여 60초동안 패들(paddle)현상을 행한다. 여기서, 패들현상은 웨이퍼상에 표면장력을 이용하여 현상제를 넣어 현상을 행하는 현상방법이다.
이와 같이, 레지스트층의 도포전에 가열하면, 웨이퍼표면에 부착되어 있는 오염물이 제거되는 것으로 고려된다. 이러한 오염물로는 청정실내의 암모니아와 아민과 같이, 웨이퍼상의 염기성 불순물의 부착 또는 퇴적, 및 염기성 가스 또는 액체 등에 의해 이전공정으로 기인된 부착 또는 퇴적을 포함할 수도 있다. 이것에 의해, 레지스트의 웨이퍼계면 근방이 난용화되지 않아, 노광한 영역에 있어서 레지스트층은 거의 모두 제거된다.
레지스트 패턴의 경계선이 정확하게 형성되므로, 레지스트마스크의 아래의 SiN막을 고정도(高精度)로 에칭할 수가 있다. 더욱이 SiN패턴을 에칭한 후, SiN막을 마스크로하여, 예를 들면 기판온도 900℃, H2O분위기 중에서 선택산화를 하여 두께 400nm의 필드산화막을 형성한다. 마스크로서 사용하는 SiN막의 패턴이 고정도로 형성되므로, 소망의 영역에 정도좋게 필드산화막을 형성할 수가 있다.
상기 실시예에서는 포지티브형 화학증폭레지스트를 사용하는 경우에 대하여 설명하였지만, 그 다른 화학증폭레지스트를 사용할 수도 있다. 예를 들면, 폴리비닐페놀의 기본폴리며, 헥사메틸메틸올멜라민의 가교제, 트리스-2, 3-디브로모프로필이소시아누레이트의 광산발생제, 및 프로필렌-글로콜-모노메틸-에테르 아세테이트(PGMEA)로 구성되는 네가티브형 화학증폭레지스트를 사용할 수도 있다. 이 경우에는, 프리베이킹을 110℃에서 90초동안, 포스트베이킹을 120℃에서 60초동안 행하는 것이 바람직하다.
상기 네가티브형 화학증폭레지스트를 사용하는 경우는, 레지스트층의 도포전에 가열하면, 레지스트의 웨이퍼 계면근방의 가용화를 방지할 수가 있다. 그래서, 노광한 영역에 있어서, 계면근방에도 웨이퍼와 계면에 레지스트가 밀착하여 잔류하므로, 침입현상이 발생할 수가 없다.
상기 실시예에서는, 레지스트층의 도포전에 웨이퍼를 800℃로 가열하지만, 200℃이상으로 가열하여도 마찬가지의 효과를 얻을 수가 있다.
기판표면에 수산기가 존재하면, 염기성 불순물이 쉽게 부착하는 것으로 고려된다. 이 수산기는 반데르발스력에 의하여 대부분 부착되므로, 100∼400℃의 가열에 의하여 기판에서 해리될 수 있는 것으로 기대된다. 안전을 위하여, 200℃이상으로 가열함으로써 염기성불순물의 대부분을 제거할 수 있는 것으로 고려된다.
또한, 웨이퍼표면에 염기성불순물이 단순하게 부착되어 있는 경우에도, 웨이퍼를 200℃이상으로 가열함으로써 마찬가지의 효과가 기대될 수가 있다. 가열기간은 염기성 부착을 제거하는 충분한 효과를 달성할 수 있는 온도에 따라 변화될 수가 있다.
더우기, 상기 실시예에 있어서 레지스트층의 도포전의 웨이퍼 가열처리저에, 청정화처리를 행할 수도 있다. 예를 들면, 플라즈마 애쉬어를 사용한 웨이퍼표면의 기상처리, 황산과 과산화수소수의 혼합용액에 의한 세정, 또는 원자외선의 조사 등을 행할 수도 있다. 이하에, 이들의 청정화처리에 대하여 설명한다.
먼저, 플라즈마 애쉬어에 의한 웨이퍼표면의 기상처리에 대하여 설명한다.
제2도는 플라즈마 애쉬어 A의 개략단면도이다. 방전관 37내에 웨이퍼를 배치하기 위한 서셉터(susceptor)27이 배치되어 있다. 서셉터 27에는 고주파 전원 36에서 고주파 바이어스 전압이 인가된다. 방전관 37에는 마그네트론 32에서발생한 2.5GHz의 마이크로파가 도파관 31, 원형도파관 39를 통하여 위쪽에서 조사된다. 방전관 37에는 반응성 가스를 도입하기 위한 가스도입관 34, 및 내부의 가스를 배기하기 위한 배기구 35가 설치되어 있다. 마그네트론 32에는 마그네트론 전원 33에서 전력이 공급된다.
방전관 37의 주위에는 방전관내에 자장을 발생하기 위한 전자코일 38일 배치되어 있다.
방전관 37은 셔터 28을 거쳐서 예비챔버 29에 접속되어 있다. 여기서, 플라즈마 애쉬어 A는 제1도의 베이킹장치 B와 레지스트 도포장치 C와 일렬로 접속되어 있다.
이와 같이 구성된 플라즈마 애쉬어 A의 방전관 37내에, 웨이퍼캐리어 1에서 꺼내진 웨이퍼 2를 예비챔버 29를 경유하여 운반하여 서셉터 27상에 탑재한다.
가스도입관 34에서 O2가스를 800sccm의 유량으로 방전관 37내에 공급하여,방전관 37내의 압력이 1.2Torr로 되도록 배기구 35에서 배기한다. 마그네트론 32에서 400mW의 마이크로파를 발생시키면, 전자코일 38에 의해 발생된 자장과 마이크로파와의 상호작용에 의해 방전관 37내에 플라즈마가 발생한다. 웨이퍼 2의 표면을 3분동안 기상처리한다. 그후,방전관 37내에서 웨이퍼 2를 꺼내어,즉시 제1도에 도시한 베이킹장치 B에서 베이킹을 행한다.
여기서, 이 실시예에서는 반응성 가스로서 O2가스를 사용한 경우에 대하여 설명하였지만, 글로우 방전에 의해 가스분자가 해리되어 원자, 이온 또는 분자라디칼을 형성하는 것에 의해 처리대상 웨이퍼표면에 존재하는 화합물의 원자, 분자와 화학반응을 일으키는 가스이면, 다른 가스도 사용할 수도 있다. 예를 들면, NF3/H2O가스를 사용할 수도 있다. 또한, 플라즈마 애쉬어에 대하여 설명하였지만, 다른 플라즈마 에칭장치, 예를들면 다운플로우형(down flow type) 드라이 에칭장치 등을 사용할 수도 있다.
이와 같이하여, 기판가열전에 플라즈마 처리를 행함으로써 기판 표면에 부착한 유기물을 제거할 수가 있다. 기판표면에 질화막이 형성되어 있는 경우에는, 산화막의 형성 또는 산화작용에 의해 염기성 불순물의 부착을 방지할 수가 있다.
다음에, 황산과 과산화수소의 혼합액에 의한 세정에 대하여 설명한다.
제3도는 황산과 과산화수소의 혼합액에 의한 세정장치 W를 도시한 것이다. 웨이퍼 2를 흡착하여 회전할 수가 있는 스핀너 척 45위에, 약품액을 적하하기 위한 디스펜서 튜브(dispenser tube) 42가 배치되어 있다. 경사진 위치위에는 웨이퍼 2상에 순수물을 튀기기 위한 수세(水洗)노즐 43이 배치되어 있다. 스핀너 척 45의 주위에는 웨이퍼 2에서 비산한 약품액을 받기위한 처리컵 41이 배치되어 있다. 그리고, 스핀너 척 45의 근방에는 웨이퍼 2에서 비산한 약품액을 회수하기 위한 폐기구 44가 배치되어 있다.
질화실리콘막이 형성된 웨이퍼 2를 스핀너 척 45상에 진공흡착하여 고속회전한다. 웨이퍼 2를 회전시키면서, 황산과 과산화수소수를 1 : 1로 혼합한 용액을 디스펜서 튜브 42에서 약 60초동안 적하하여, 더 회전시킬때에, 수세노즐 43에서 순수물을 웨이퍼상에 투입하여 세정한다. 그후, 즉시 웨이퍼를 제1도에 도시한 베이킹장치 B로 베이킹 처리한다.
여기에서, 황산과 과산화수소수의 혼합용액 대신에, 기판표면에 유기물질등의 불순물을 제거할 수 있는 다른 산성의 약품액을 사용할 수도 있는데, 그 예로는 불산과 순수물을 2 : 100의 비율로 혼합한 용액, 인산 또는 질산등이 있다.
이와 같이 하여, 산성의 약품액으로 세정함으로써, 유기물의 제거, 및 염기성 불순물의 부착을 방지할 수가 있다. 더욱이, 세정은 습식공정이므로, 입자의 제거효과도 기대할 수 있다.
다음에, 원자외선 조사에 의한 청정화 처리에 대하여 설명한다.
제4도는 원자외선 조사장치 UV를 도시한 것이다. 반응실 52내에 웨이퍼 2를 탑재하기 위한 서셉터 55가 배치되어 있다. 서셉터 55 및 웨이퍼 2는 개폐가능한 뚜껑 54로 덮어져 있다. 뚜껑 54위에는 수은램프 51에 배치되어 있다. 수은램프 51은 파장 254nm 및 285nm, 전력 20W의 원자외선을 발생시킬 수가 있다. 반응실 52에는 내부를 배기하기 위한 배기구 53이 배치되어 있다. 파이프 56은 산소가스원에 접속되어 밸브 56을 거쳐서 반응실 52내에 산소를 공급할 수가 있다.
표면에 질화실리콘막이 형성된 웨이퍼 2를 서셉터 55상에 탑재한다. 웨이퍼 2를 뚜껑 54로 덮는다. 반응실 52내를 소정압력의 산소 분위기로 한다. 자외선 조사시에는, 뚜껑 54를 개방하여 수은램프 51에 의해 웨이퍼를 조사한다. 그후에, 즉시 상기 방법에 의해 레지스트패턴을 형성한다.
이와 같이 하여, 원자외선을 조사함으로써 활성화된 산소 등에 의해 웨이퍼 표면의 유기물 등의 오염이 제거된다. 이상 설명한 바와 같이, 기판가열처리전에 플라즈마 처리, 산성 약품액에 의한 세정, 또는 원자외선 조사를 함으로써, 웨이퍼와 레지스트막과의 계면의 오염정도에 기인하는 레지스트의 특성의 변화를 방지할 수가 있다. 따라서, 보다 정확히 레지스트 패턴을 형성할 수가 있다.
본 발명의 실시예에서는 질화실리콘막상에 레지스트패턴을 형성하는 경우에 대하여 설명하였지만, 다른 재료에 의해 형성된 표면에 패턴을 형성하는 경우에도 적용가능하다. 예를 들면, 포스포-실리케이트 글라스(PSG)막, 포스포-보로 실리케이트 글라스(PBSG)막 등의 층간 절연막상에 레지스트패턴을 형성하는 경우에도 적용가능하다.
더우기, 본 발명의 실시예에서는 파장 248nm의 레이저광을 사용하여 레지스트막의 노광을 행한 경우에 대하여 설명하였지만, 노광광으로서 가시광, 자외선 X선 등의 전자파, 전자선, 이온선 등을 사용할 수도 있다.
이상, 본 발명은 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이실시예에 제한되는 것이 아니다. 예를 들면, 첨부한 특허청구의 범위와 정신내에서 각종의 변경, 개량, 조합등의 가능하다는 것은 당업자에게 명백한 것이다.

Claims (16)

  1. 제1표면을 갖는 기판을 제공하는 단계, 제1표면상의 염기성 불순물을 제거하기 위하여 기판의 제1표면을 200℃ 이상에서 가열하는 단계, 상기 가열단계 직후에 기판 제1표면을 냉각하는 단계, 상기 냉각단계 직후에 산발생제를 포함하는 화학증폭 레지스트를 사용하여 기판의 제1표면상에 레지스트막을 형성하는 단계, 상기 레지스트막의 패턴영역을 선택적으로 노광하는 단계, 상기 레지스트막을 현상하여 레지스트패턴을 형성하는 단계, 상기 레지스트패턴을 마스크로하여 제2표면을 형성하기 위하여 상기 기판의 제1표면에 에칭하는 단계를 포함하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 가열단계전에, 상기 기판 표면과 화학반응을 일으키는 가스의 플라즈마중에서 상기 기판의 제1표면을 노광하는 단계를 더 포함하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 플라즈마 중에서 기판의 제1표면을 노광하는 단계는 자장과 마이크로파의 인가하에 발생된 플라즈마중에서 행해지는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 가열단계전에, 상기 기판의 제1표면을 산성의 약품액에 침지하는 단계와, 상기 기판의 제1표면을 순수물로 세정하는 단계를 더 포함하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 산성의 약품액은 황산과 과산화수소의 혼합액, 불산과 순수물의 혼합액, 인산, 및 질산으로 이루어지는 군에서 선택된 적어도 1개인 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 가열단계전에, 산소함유 분위기중에서 상기 기판의 제1표면에, 산소를 이온화할 수 있는 파장의 자외선을 조사하는 단계를 더 포함하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 냉각단계가 기판을 실온까지 냉각하는 반도체 장치의 제조방법.
  8. 제1항에 있어서, 상기 가열단계가 기판의 제1표면에서 염기성 불순물을 제거하기 위해 충분히 긴 시간동안 행해지는 반도체 장치의 제조방법.
  9. 염기성 불순물이 오염된 제1표면을 갖는 반도체 기판을 제공하는 단계, 반도체기판의 제1표면을 200℃이상에서, 기판의 제1표면에 부착된 염기성 불순물을 제거하기 위해 충분한 시간동안 가열하는 단계, 및 상기 기판의 제1표면의 가열단계에 바로 이어서, 가열된 기판의 제1표면을 냉각하는 단계, 상기 기판의 냉각단계에 바로 이어서,반도체 기판의 제1표면상에 산발생제를 포함하는 화학증폭 레지스트막을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
  10. 제9항에 있어서, 상기 레지스트막의 패터닝영역을 선택적으로 노광하는 단계, 상기 레지스트막을 현상하여 레지스트 패턴을 형성하는 단계, 및 이 레지스트패턴을 마스크로하여 제2표면을 형성하도록 상기 기판의 제1표면을 에칭하는 단계를 더 포함하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 가열단계전에, 상기 기판 표면과 화학반응을 일으키는 가스의 플라즈마중에서 상기 기판의 제1표면을 노광하는 단계를 더 포함하는 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 플라즈마 중에서 기판의 제1표면을 노광하는 단계는 자장과 마이크로파의 인가하에 발생된 플라즈마중에서 행해지는 반도체장치의 제조방법.
  13. 제10항에 있어서, 상기 가열단계전에, 상기 기판의 제1표면을 산성의 약품액에 침지하는 단계와, 상기 기판의 제1표면을 순수물로 세정하는 단계를 더 포함하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 산성의 약품액은 황산과 과산화수소의 혼합액, 불산과 순수물의 혼합액, 인산, 및 질산으로 이루어지는 군에서 선택된 적어도 1개의 반도체 장치의 제조방법.
  15. 제10항에 있어서, 상기 가열단계전에, 산소함유 분위기중에서 상기 기판의 제1표면에, 산소를 이온화할 수 있는 파장의 자외선을 조사하는 단계를 더 포함하는 반도체 장치의 제조방법.
  16. 제10항에 있어서, 상기 냉각단계가 기판을 실온까지 냉각하는 반도체 장치의 제조방법.
KR1019950017527A 1994-07-07 1995-06-26 반도체장치의 제조방법 KR0170558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15624794A JPH0822945A (ja) 1994-07-07 1994-07-07 半導体装置の製造方法
JP94-156247 1994-07-07

Publications (1)

Publication Number Publication Date
KR0170558B1 true KR0170558B1 (ko) 1999-03-20

Family

ID=15623604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017527A KR0170558B1 (ko) 1994-07-07 1995-06-26 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5789141A (ko)
JP (1) JPH0822945A (ko)
KR (1) KR0170558B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971324B1 (ko) * 2008-08-21 2010-07-20 주식회사 동부하이텍 웨이퍼의 이온 차징 방지를 위한 사진공정방법 및 웨이퍼 쿨링 유니트

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048672A (en) * 1998-02-20 2000-04-11 Shipley Company, L.L.C. Photoresist compositions and methods and articles of manufacture comprising same
US6159662A (en) * 1999-05-17 2000-12-12 Taiwan Semiconductor Manufacturing Company Photoresist development method with reduced cycle time and improved performance
JP3320685B2 (ja) 1999-06-02 2002-09-03 株式会社半導体先端テクノロジーズ 微細パターン形成方法
JP3354901B2 (ja) * 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
TWI232891B (en) * 1999-08-02 2005-05-21 Tokyo Electron Ltd SiC material, semiconductor device fabricating system and SiC material forming method
US6343882B1 (en) * 2000-05-04 2002-02-05 Ritek Corporation Apparatus for developing a pixel-defining layer of an organic light emitting diode
US6806021B2 (en) * 2001-04-02 2004-10-19 Kabushiki Kaisha Toshiba Method for forming a pattern and method of manufacturing semiconductor device
TW499706B (en) * 2001-07-26 2002-08-21 Macronix Int Co Ltd Adjustable polarization-light-reacted photoresist and photolithography process using the same
JP4606399B2 (ja) * 2002-03-27 2011-01-05 パナソニック株式会社 電子デバイスの製造方法
US7022619B2 (en) * 2002-03-27 2006-04-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating electronic device
US7191861B2 (en) * 2004-09-28 2007-03-20 Phuong Bui Electromagnet propelled wheeled vehicle
JP2008522403A (ja) * 2004-11-30 2008-06-26 フリースケール セミコンダクター インコーポレイテッド フォトレジストパターンの形成方法
KR100626395B1 (ko) * 2005-06-29 2006-09-20 삼성전자주식회사 노광 후 베이크 장치 및 노광 후 베이크 방법, 그리고 상기장치를 가지는 포토 리소그래피 시스템
JP5953715B2 (ja) * 2010-12-01 2016-07-20 大日本印刷株式会社 露光用マスクの表面イオン濃度のモニター方法およびモニターシステム、該モニターシステムを備えた露光用マスク洗浄装置、並びに露光用マスクの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571542B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma
NL8701530A (nl) * 1987-06-30 1989-01-16 Stichting Fund Ond Material Werkwijze voor het behandelen van oppervlakken van substraten met behulp van een plasma en reactor voor het uitvoeren van die werkwijze.
JPH03141632A (ja) * 1989-10-27 1991-06-17 Hitachi Ltd パターン形成法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971324B1 (ko) * 2008-08-21 2010-07-20 주식회사 동부하이텍 웨이퍼의 이온 차징 방지를 위한 사진공정방법 및 웨이퍼 쿨링 유니트

Also Published As

Publication number Publication date
US5789141A (en) 1998-08-04
JPH0822945A (ja) 1996-01-23

Similar Documents

Publication Publication Date Title
KR0170558B1 (ko) 반도체장치의 제조방법
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
WO1991006041A1 (en) Surface barrier silylation microlithography
KR20030082554A (ko) 이온주입된 포토레지스트를 제거하기 위한 방법
EP0686999B1 (en) Pattern formation in the fabrication of microelectronic devices
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
CN114026497A (zh) 增强含金属抗蚀剂的光刻性能的烘烤策略
JP4077241B2 (ja) 半導体装置の製造方法
CN100483261C (zh) 光刻图形的形成方法
US4806456A (en) Dry development method for a resist film and an apparatus therefor
US8198015B2 (en) Method of forming mask pattern
US20050208733A1 (en) Oxygen plasma treatment for a nitride surface to reduce photo footing
JPH0883786A (ja) 半導体装置の製造方法
KR900001238B1 (ko) 레지스트막 건조현상 방법 및 장치
JPS5936257B2 (ja) レジスト材料の剥離方法
JP2004273940A (ja) パターン形成方法およびパターン形成装置
US5981143A (en) Chemically treated photoresist for withstanding ion bombarded processing
JPH0757995A (ja) レジストパターン形成方法
US6649525B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
JP2004207590A (ja) 半導体装置の製造方法
US20220390847A1 (en) Metal oxide resist patterning with electrical field guided post-exposure bake
JPH04307734A (ja) アッシング装置
US6861206B2 (en) Method for producing a structured layer on a semiconductor substrate
US6759179B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
JPH01306583A (ja) 反応性イオンエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee