JP2008522403A - フォトレジストパターンの形成方法 - Google Patents

フォトレジストパターンの形成方法 Download PDF

Info

Publication number
JP2008522403A
JP2008522403A JP2007543009A JP2007543009A JP2008522403A JP 2008522403 A JP2008522403 A JP 2008522403A JP 2007543009 A JP2007543009 A JP 2007543009A JP 2007543009 A JP2007543009 A JP 2007543009A JP 2008522403 A JP2008522403 A JP 2008522403A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
photoresist
heating
stage
desorbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007543009A
Other languages
English (en)
Inventor
スミス,クリストファー・ジェイ
ヒューズ,スティーブン・エム
ホーク,カッサンドラ・エム・ジョーダン
クロール,アマンダ・エム
ナギー,アンドリュー・ジー
ワインバーガー,ポール・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008522403A publication Critical patent/JP2008522403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

フォトレジストパターンを形成するための方法は、凝縮性種を有する半導体ウェーハをケミカルフィルタフォトリソグラフィーシステム内に配置する段階と、ケミカルフィルタフォトリソグラフィーシステム内で化学種を半導体ウェーハから脱着する段階とを含む。化学種を脱着する段階の後に、フォトレジストが、ケミカルフィルタフォトリソグラフィーシステム内で半導体ウェーハに塗布される。次にフォトレジストは、ケミカルフィルタフォトリソグラフィーシステム内でエネルギーに露光されフォトレジストパターンを形成する。

Description

発明の詳細な説明
(技術分野)
本発明は一般に、フォトレジストパターンの形成に関し、より具体的には、凝縮性種を除去してフォトレジストパターンを形成することに関する。
(背景技術)
半導体デバイスの特徴部を形成する1つの一般的な方法は、半導体デバイス上にフォトレジストパターンを形成して、下地層内に該パターンを複製するものである。フォトレジストパターンにおけるあらゆる欠陥は、下地層に転写されることになり、歩留まりの低下を引き起こす可能性がある。従って、フォトレジストパターンが欠陥を最小限にした所望のパターンを含むことが重要である。発生し得る1つの欠陥は、大規模高密度アレイのビアにおけるビア又はビアの一部の欠落であり、これが好ましくない歩留まりの低下を生じる。
欠陥は、多くの場合、処理による汚染物質によって形成される。そのような汚染物質を低減するために、フォトレジストを堆積する前に半導体ウェーハを清浄化するために、通常は灰化プロセスが行われる。しかしながら、ビアの全部及び一部の両方は依然として欠落している場合が多い。従って、大規模高密度アレイのビアにおけるビアの欠落を防止して歩留まりを向上させるニーズが存在する。
(発明を実施するための最良の形態)
本発明は、同い参照符号が同じ要素を示す添付図面によって限定ではなく例証として図示される。
図は、本発明の1つの実施形態によるフォトレジストパターン形成のプロセスフローを示す。
当業者であれば、図中の各要素が簡略化及び明瞭にする目的で図示されており、必ずしも縮尺通りに描かれていない点は理解される。例えば、図中の要素の幾つかの寸法は、本発明の実施形態への理解を深める助けとなるように他の要素に対して誇張されている場合がある。
発明者らは、ビアの一部又はビア全体自体が、ビアの位置において浮遊分子状汚染物質から発生するレジスト被毒に起因して大規模高密度アレイから欠落することを発見した。凝縮性種の存在は、フォトレジストが放射線に曝露される時に、光化学反応の増幅が低下することによって、酸を中和して、レジスト被毒を引き起こす。従来技術は、灰化プロセスを用いて半導体ウェーハから有機物及び凝縮性種を清浄除去するが、本発明者らは、該灰化が十分ではないことを見出した。更に、本発明者らは、局所クリーン化技術(SMIFポッド)のようなコンテナ内での半導体ウェーハの収容は、レジスト被毒を引き起こす望ましくない凝縮性種がコンテナ内へ漏出する可能性があることに起因して、高密度領域におけるビア全体又は部分的ビアの欠落の防止には不十分であると考える。この問題は、コンテナ内に半導体ウェーハが置かれ、フォトレジスト層を塗布するように処理されない時間が長くなる程拡大することになる。
ビアの印刷性を防止するためには、凝縮性種がケミカルフィルタ環境内で脱着されて、凝縮性種を形成することができる環境に半導体ウェーハを曝露することなく、半導体ウェーハ上にフォトレジストが堆積される。図1に示す本発明の実施形態を参照することにより、このプロセスを更に詳細に理解することができる。
第1に、半導体ウェーハ12はプラズマ環境に曝露され、1つの実施形態ではこれは灰化プロセス14である。半導体ウェーハ12は、あらゆる外形寸法(例えば200又は300ミリウェーハ)のウェーハとすることができ、単結晶シリコン、ガリウムゲルマニウム、シリコン・オン・インシュレータ(SOI)、及び同様のもの、並びに上記の組合せのようないずれかの種類のウェーハとすることができる。更に、半導体ウェーハ12は、フォトレジスト層が使用される半導体デバイスの製造フローにおけるいずれのステージに存在してもよい。例えば半導体ウェーハ12は、フォトレジスト層がビア又はゲートの形成に必要となるステージに存在してもよい。従って、半導体ウェーハ12は、多数の層、及び場合によってはウェーハ上又は内部に形成される半導体デバイスを有することができる。
灰化ステージ14では、有機物及び凝縮性種を除去するのに酸素プラズマが使用される。従来技術では、該プロセスは、浮遊分子状汚染物質に対して保護すると考えられていたが、本発明者らは、半導体ウェーハがフォトリソグラフィーツールに移送されているときに、凝縮性種が半導体ウェーハ上に再堆積するように見えることを発見した。更に灰化ツールがフォトリソグラフィーツールの一部である場合でも、凝縮性種が半導体ウェーハ上に形成される可能性があり、従って、このような種の脱着が更に望ましい場合がある。灰化ステージ14と後続の第1の加熱プロセス16との間の時間期間が長すぎる(例えば約6時間より長い又は約4時間よりも長い)場合には、半導体ウェーハ12が灰化ステージ14後の待機中に余りにも多くの汚染物質が半導体ウェーハ12上に形成される可能性があるので、灰化ステージ14を繰り返すことが望ましい場合がある。
本明細書で使用する凝縮性種は、フォトリソグラフィーを化学的に妨げる何らかの浮遊分子とすることができる。凝縮性種は、本明細書でパーティクルと呼ばれるものと区別することができる。パーティクルは、フォトリソグラフィーを機械的に妨げる物質である。多くの場合、パーティクルは、製造環境のツール又は他の装置から半導体ウェーハ上に落下するため半導体ウェーハ表面上に存在する。凝縮性種は、化学式がC(COOC17であり、その構造式を以下に図示することができるフタル酸ジオクチル(DOP)を含む。
Figure 2008522403
また凝縮性種は、化学式NHを有するアンモニア、又は化学式CNOを有し以下にその構造式を図示することができるN−メチル−2−ピロリドン(NMP)のようなアミンを含むことができる。
Figure 2008522403
加えて、凝縮性種は、交互するシリコン原子及び酸素原子の主鎖を有するシロキサンのような他の化学物質を含むことができる。メチル基、フェニル基、又はビニル基のような有機基をシリコンに結合させることができる。例えばポリジエチルシロキサンは、シロキサンである。
凝縮性種を熱脱着するために、半導体ウェーハは、ケミカルフィルタ環境10内に置かれ、1つの実施形態では該ケミカルフィルタ環境は、外部環境よりも清浄となるようにツール内部の空気を化学的にろ過するフォトリソグラフィーツールである。ケミカルフィルタ環境10内にある場合、半導体ウェーハ12は、プリ・ベークと呼ぶことができる第1の加熱プロセス16に曝露される。1つの実施形態では、加熱プロセス16は、約150℃以上の温度、より具体的には約170℃以上の温度、更により具体的には約180℃以上の温度で行われる。しかしながら、約180℃よりも高い温度は、温度の上昇がどのような改善も提供できず、望ましくないことにはより多くのエネルギーを必要とすることにより製造コストを上昇させる恐れがあるので必要ではない可能性がある。従って、1つの実施形態では、加熱温度は、約150℃から180℃までの間、又はより具体的には約170℃から180℃までの間である。1つの実施形態では、本明細書における全ての加熱ステージは、加熱プレートを使用して半導体ウェーハ12を加熱し、規定温度は、加熱プレート又はその近傍で計測された温度である。加熱時間の長さは、プロセスの他のステージのタイミングに基づいて選定することができる。例えば別の半導体ウェーハが約60秒後にプロセス内の別のステージに移送される場合には、約60秒が望ましいとすることができる。1つの実施形態では、この60秒は、チャンバがほぼ一定の温度にある時間であり、換言すれば、この60秒は、立ち上がり及び立ち下がり時間を含まない。可能であれば、他のプロセスステージに概ね等しくなるように加熱プロセスを時間調整することによって、半導体ウェーハ12が加熱ステージの後に次のステージを待機する必要性が排除され、更に加熱プロセスがプロセスにおけるボトルネック(即ち、最も遅いステージ)となることでプロセス全体を減速させるのが回避される。
第1の加熱ステージ16の後、冷却ステージ17を必要とすることができる。使用されるフォトリソグラフィーツールは、半導体ウェーハ12を高温チャンバ内に移動又は配置するのに使用できるロボットアーム(「高温ロボットアーム」)と、半導体ウェーハ12を冷却チャンバ内に移動又は配置するのに使用できる別のロボットアーム(「冷却ロボットアーム」)とを有することができる。高温ロボットアームは加熱ステージ16用チャンバに入ることができるが、フォトリソグラフィーツールは、高温ロボットアームが接着ステージ18用チャンバに入るのを阻止することができ、これは、高温の半導体ウェーハ12を接着ステージ18用チャンバに入れることが安全性上の問題となる可能性があることに起因する。(接着層は、高温の半導体ウェーハ上に堆積されたときに揮発性となる可能性がある。)従って、冷却ステージ17を使用して、半導体ウェーハ12を冷却することができる。高温ロボットアームは、半導体ウェーハ12を加熱ステージ16用チャンバから冷却ステージ17用チャンバに移送可能とすべきである。その後、冷却ロボットアームは、冷却された半導体ウェーハを接着ステージ18に移送することができる。1つの実施形態では、冷却される半導体ウェーハは、概ね室温(約21℃)に達するまで冷却される。1つの実施形態では、半導体ウェーハ12は、約45秒間冷却される。1つの実施形態では、本明細書における全ての冷却ステージは、冷却プレート又はチルプレートを使用することによって行われる。しかしながら、加熱ステージ16と同様に、特定のフォトリソグラフィープロセス全体を適合させるように時間を選定することができる。
1つの実施形態では、半導体ウェーハ12の冷却後、半導体ウェーハ12は、冷却ロボットアームとほぼ同様のロボットアームによって接着ステージ18に移送される。接着ステージ18の間、接着を更に向上させるためのプリレジストコーティング又は接着層が半導体ウェーハ12上に堆積される。1つの実施形態では、接着層は、ヘキサメチルジシラザン(HMDS)のようなシリル化プライム剤である。HMDSは、いずれの表面のOH基を除去するよう化学反応する。熱が存在することで、HMDSは酸素と反応して半導体ウェーハ12に結合するトリメチルシリル基(Si[CH)を形成する。1つの実施形態では、接着ステージ18の温度は、約120℃のような約100℃以上である。1つの実施形態では、接着ステージは、約50から70秒、又は好ましくは約60秒である。
半導体ウェーハ12上に接着層を形成した後、半導体ウェーハ12を冷却し、その後に塗布されるフォトレジストが気泡化及び溶融するのを防止することができる。従って、1つの実施形態では、半導体ウェーハ12は、冷却ロボットアームを用いて第2の冷却ステージ20用のチャンバに移送することができる。1つの実施形態では半導体ウェーハ12は、概ね室温まで約45秒間冷却される。
冷却後、半導体ウェーハ12は、例えばロボットアームの1つを用いてレジスト塗布ステージ22に移送される。1つの実施形態では、レジスト塗布ステージ22において、レジストは、半導体ウェーハ12上にスピンコーティングされる。レジスト溶液がディスペンサ23から半導体ウェーハ12に塗布された後、半導体ウェーハ12は、レジストを半導体ウェーハ12全体に均一に塗布するようにスピン又は回転される。スピンは、フォトレジストが実質的に乾燥するまで継続することができる。乾燥したフォトレジストのビードが半導体ウェーハ12の外周に沿って生じた場合、ビードが剥げ落ちてパーティクルを生成し、汚染問題を引き起こす可能性を排除するために、乾燥フォトレジストを除去する必要がある。1つの実施形態では、深紫外線(DUV)レジストのような化学増幅型フォトレジストを使用することができる。更に、ESCAP(環境的安全/安定化化学的変化フォトレジスト)を使用することができるが、いずれのフォトレジスト材料を使用してもよい。
フォトレジストの塗布後、半導体ウェーハ12は、例えばロボットアームを用いてソフト・ベーク又は塗布後ベークと呼ぶことができる第2の加熱ステージ24に移送される。ソフト・ベークは、フォトレジスト内の分子を架橋させるために行われる。ソフト・ベークはまた、フォトレジストからあらゆる溶媒を除去することができ、フォトレジスト内の応力を低下させることによってフォトレジストの接着性を向上させることができる。1つの実施形態では、ソフト・ベークは、約130℃の温度で約60秒間行われるが、別の温度及び時間を用いてもよい。
ソフト・ベーク後、取り扱いを容易にするためなど、様々な理由のために半導体ウェーハの温度が後続のプロセス中に過度に高温にならないように、半導体ウェーハを冷却することができる。従って、半導体ウェーハ12は、第3の冷却ステージ26用のチャンバに移送することができる。1つの実施形態では、半導体ウェーハ12は、概ね室温まで約45秒間冷却される。
1つの実施形態ではステッパー又はスキャナを用いて、半導体ウェーハ12を一度に1つの領域に整列させ露光する。例えば、半導体ウェーハ12は、特定の領域内(通常レチクルフィールドと呼ばれる)に整列されて露光され、次いでステッパーステージ又はスキャナステージで、半導体ウェーハ12がツールの適切な部分に移動され、これによって別の領域が整列され露光されるようになる。上述のように、ステッパーが半導体ウェーハ12を整列させると、続いて半導体ウェーハ12が露光されることになる。
整列及び露光ステージ30の間、マスク31は、半導体ウェーハ12上に置かれ、放射線を用いてマスク31のパターンに基づいたフォトレジストが露光される。放射線は、フォトレジスト内に光化学反応又は形質転換をもたらす。レジスト被毒が発生した場合には、該反応の増幅は低下することになる。放射線は、波長248又は193ナノメータを有する光線のような、いずれかの望ましい放射線とすることができる。半導体ウェーハ12の領域の1つがステッパー内で露光された後、ステッパーは、半導体ウェーハ12に対してマスクを移動させ、半導体ウェーハ12の別の(通常は隣接する)部分を露光するようにする。整列及び露光ステージ30においてステッパーを繰り返し用いて、最終的に露光領域の格子を生成するようにする。
半導体ウェーハ12の所望の領域の全てが露光された後に、露光後ベークと呼ばれる場合がある第3の加熱ステージ32が行われる。露光後ベークは、酸触媒を活性化させ、フォトレジスト内の潜像を形成する。1つの実施形態では露光後ベークは、約130℃の温度で約60秒間行われる。
露光後ベークにおいて潜像が形成された後、半導体ウェーハ12を冷却することができる。従って、半導体ウェーハ12は、第4の冷却ステージ34用のチャンバに移送することができる。1つの実施形態では半導体ウェーハ12は、概ね室温まで約45秒間冷却される。
潜像がフォトレジスト内で最終像となるために、半導体ウェーハ12は、第4の冷却ステージ34で冷却された後現像ステージ36を受ける。1つの実施形態では、現像ステージ36は、ノズル37が回転中の半導体ウェーハ12上に現像剤39をスプレーするスプレー式現像システムを用いて行われる。図示していないが、現像ステージ36後に現像剤を除去するために、引き続きリンス、乾燥、及び加熱プロセスを実行することができる。
最終像がフォトレジスト内に形成された後、半導体ウェーハ12は、ケミカルフィルタ環境10から出ることができる。1つの実施形態では、最終像が所望通りであるのを検証するために、現像後検査(ADI)40が行われる。ADI40の間、光学式顕微鏡、走査型電子顕微鏡(SEM)、又はレーザシステムのようなツールを用いて、フォトレジストパターンを検査することができる。検査中に測定される可能性が高いフォトレジストの特性は、膜品質、像品質、及び欠陥を含む。例えば、いずれかのビア又はビアの一部の欠落の有無を測定するために、高密度アレイのビアを検査することができる。フォトリソグラフィープロセスの結果が許容可能である(例えば、高密度アレイ内に全てのビアが存在する)場合には、半導体ウェーハ12は、フォトレジストパターンを用いて下地層をエッチングする後続の処理のために転送される。パターンが許容可能でない場合には、フォトレジスト層を除去する(剥ぎ取る)ことができ、フォトリソグラフィープロセスを繰り返すことができる。
現時点で、凝縮性種のような浮遊汚染物質を現場で熱脱着するための方法が提供されたことを理解されたい。更に半導体ウェーハは、汚染物質が原因のビアの欠落の可能性を大幅に低下又は排除する汚染物質の無い環境で処理される。ビア(又は他のフォトリソグラフィーパターン又はパターンの一部)の欠落を低減することによって歩留まりが向上する。
上記明細書において、特定の実施形態に関して本発明を説明してきた。しかしながら、当業者であれば、添付の請求項に記載された本発明の範囲から逸脱することなく様々な修正及び変更を行うことができる点が理解される。従って、本明細書及び図は、限定ではなく例証の意味で見なすべきであり、全てのこのような修正は本発明の範囲に含まれるものとする。利点、他の長所、及び問題に対する解決策を特定の実施形態に関して上記で説明してきた。しかしながら、利点、特徴、問題解決策、及びいずれかの利点、特徴、又は解決策を生じさせより顕著にすることができるいずれかの要素は、請求項のいずれか又は全ての重要な、又は必要な、或いは必須の特徴又は要素として解釈すべきではない。
更に、本明細書及び請求項における用語「前方」、「後方」、「頂部」、「底部」、「上」、「下」及び類似のものは、あったとしても説明の目的で使用されており、必ずしも恒久的な相対位置を記述する訳ではない。このように使用される用語は、本明細書で説明した本発明の実施形態が、例えば図示され又は本明細書で説明された方向以外の異なる方向で動作可能であるような適切な環境下で同義である点は理解される。本明細書で使用する用語「含む」、「含んでいる」、又は他のいずれかの変形形態は、記載された要素を含むプロセス、方法、物品、又は装置が、これらの要素だけを含むのではなく、そのようなプロセス、方法、物品、又は装置に明確に明示的に記載されていない又は本来備わっていない他の要素を含むことができるように、非排他的包含を含むものとする。本明細書で使用する単数形は、1つ又は1つよりも多いものとして定義される。
本発明の1つの実施形態によるフォトレジストパターン形成のプロセスフローを示す図である。
符号の説明
12 半導体ウェーハ
14 灰化プロセス
16 加熱プロセス
17 冷却ステージ
18 接着ステージ
20 第2の冷却ステージ
22 レジスト塗布ステージ
23 ディスペンサ
24 第2の加熱ステージ
26 第3の冷却ステージ
30 整列及び露光ステージ
31 マスク
32 第3の加熱ステージ
34 第4の冷却ステージ
36 現像ステージ
37 ノズル
39 現像剤
40 現像後検査(ADI)

Claims (16)

  1. フォトレジストパターンを形成するための方法であって、
    半導体ウェーハを準備する段階と、
    前記半導体ウェーハをプラズマ環境に曝露する段階と、
    前記半導体ウェーハを前記プラズマ環境に曝露する段階の後に、前記半導体ウェーハの上面から凝縮性種を脱着する段階と、
    前記凝縮性種を脱着する段階の後に、前記半導体ウェーハの上面にフォトレジストを塗布する段階と、
    エネルギーに前記フォトレジストを曝露して前記フォトレジストパターンを形成する段階と、
    を含む方法。
  2. 前記凝縮性種を脱着する段階が、前記半導体ウェーハを加熱する段階を含む請求項1に記載の方法。
  3. 前記半導体ウェーハを加熱する段階が、約150℃よりも高い温度まで前記半導体ウェーハを加熱する段階を含む請求項2に記載の方法。
  4. 前記半導体ウェーハを加熱する段階の後で且つ前記半導体ウェーハに前記フォトレジストを塗布する段階の前に、前記半導体ウェーハを冷却する段階を更に含む請求項2に記載の方法。
  5. 前記半導体ウェーハを加熱する段階の後で且つ前記半導体ウェーハの上面にフォトレジストを塗布する段階の前に、接着層を堆積させる段階を更に含む請求項1に記載の方法。
  6. 前記凝縮性種を脱着する段階、前記フォトレジストを塗布する段階、及び前記半導体ウェーハをエネルギーに曝露する段階が、ケミカルフィルタフォトリソグラフィーシステム内で行われることを特徴とする請求項1に記載の方法。
  7. フォトレジストパターンを形成するための方法であって、
    凝縮性種を有する半導体ウェーハをケミカルフィルタフォトリソグラフィーシステム内に配置する段階と、
    前記ケミカルフィルタフォトリソグラフィーシステム内で前記化学種を前記半導体ウェーハから脱着する段階と、
    前記化学種を脱着する段階の後に、前記ケミカルフィルタフォトリソグラフィーシステム内でフォトレジストを前記半導体ウェーハに塗布する段階と、
    前記ケミカルフィルタフォトリソグラフィーシステム内で前記フォトレジストをエネルギーに曝露して前記フォトレジストパターンを形成する段階と、
    を含む方法。
  8. 前記凝縮性種を脱着する段階が、前記半導体ウェーハを加熱する段階を含む請求項7に記載の方法。
  9. 前記半導体ウェーハを加熱する段階が、約150℃よりも高い温度まで前記半導体ウェーハを加熱する段階を含む請求項8に記載の方法。
  10. 前記半導体ウェーハを加熱する段階の後で且つ前記半導体ウェーハの上面にフォトレジストを塗布する段階の前に、接着層を堆積させる段階を更に含む請求項7に記載の方法。
  11. 前記化学種を脱着する段階の前に前記半導体ウェーハをプラズマ環境に曝露する段階を更に含む請求項7に記載の方法。
  12. フォトレジストパターンを形成するための方法であって、
    凝縮性種を有する半導体ウェーハを準備する段階と、
    前記半導体ウェーハをツール内で加熱して前記凝縮性種を脱着する段階と、
    前記ツール内で前記半導体ウェーハにフォトレジストを塗布する段階と、
    前記フォトレジストをエネルギーに曝露してフォトレジストパターンを形成する段階と、
    を含む方法。
  13. 前記凝縮性種を脱着する段階が、前記半導体ウェーハを加熱する段階を含む請求項12に記載の方法。
  14. 前記半導体ウェーハを加熱する段階が、約150℃よりも高い温度まで前記半導体ウェーハを加熱する段階を含む請求項13に記載の方法。
  15. 前記半導体ウェーハを加熱する段階の後で且つ前記半導体ウェーハの上面にフォトレジストを塗布する段階の前に、接着層を堆積させる段階を更に含む請求項12に記載の方法。
  16. 前記化学種を脱着する段階の前に前記半導体ウェーハをプラズマ環境に曝露する段階を更に含む請求項12に記載の方法。
JP2007543009A 2004-11-30 2004-11-30 フォトレジストパターンの形成方法 Pending JP2008522403A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/040237 WO2006060015A1 (en) 2004-11-30 2004-11-30 Method for forming a photoresist pattern

Publications (1)

Publication Number Publication Date
JP2008522403A true JP2008522403A (ja) 2008-06-26

Family

ID=36565341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543009A Pending JP2008522403A (ja) 2004-11-30 2004-11-30 フォトレジストパターンの形成方法

Country Status (4)

Country Link
JP (1) JP2008522403A (ja)
CN (1) CN100468642C (ja)
TW (1) TWI383431B (ja)
WO (1) WO2006060015A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822945A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH08339950A (ja) * 1995-06-09 1996-12-24 Sony Corp フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH1145845A (ja) * 1997-07-24 1999-02-16 Fujitsu Ltd 半導体装置の製造方法及びファンフィルタユニット
JPH11177080A (ja) * 1997-12-11 1999-07-02 Ricoh Co Ltd 半導体装置の製造方法
JP2004207590A (ja) * 2002-12-26 2004-07-22 Fasl Japan 株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
US6316168B1 (en) * 1999-04-12 2001-11-13 Siemens Aktiengesellschaft Top layer imaging lithography for semiconductor processing
JP4678665B2 (ja) * 2001-11-15 2011-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
TWI299535B (en) * 2002-09-24 2008-08-01 Extraction Systems Inc System and method for monitoring contamination
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
TWI240302B (en) * 2003-04-08 2005-09-21 Nanya Technology Corp Method for increasing adhesion of rework photoresist on oxynitride film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822945A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH08339950A (ja) * 1995-06-09 1996-12-24 Sony Corp フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH1145845A (ja) * 1997-07-24 1999-02-16 Fujitsu Ltd 半導体装置の製造方法及びファンフィルタユニット
JPH11177080A (ja) * 1997-12-11 1999-07-02 Ricoh Co Ltd 半導体装置の製造方法
JP2004207590A (ja) * 2002-12-26 2004-07-22 Fasl Japan 株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI383431B (zh) 2013-01-21
CN101044599A (zh) 2007-09-26
TW200625405A (en) 2006-07-16
WO2006060015A1 (en) 2006-06-08
CN100468642C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
US7368020B2 (en) Reduced particle contamination manufacturing and packaging for reticles
US9223220B2 (en) Photo resist baking in lithography process
TWI384533B (zh) A coating developing device, a coating developing method, and a memory medium
JP4797662B2 (ja) 塗布、現像方法、塗布、現像装置及び記憶媒体
KR101625782B1 (ko) 패턴 평활화 및 인라인 임계 치수 슬리밍을 위한 증기 처리 프로세스
US20110242508A1 (en) Interface system
TWI625788B (zh) 基板處理方法、記憶媒體及加熱裝置
US20080264441A1 (en) Method for removing residuals from photomask
JP2007150071A (ja) 塗布・現像装置及び塗布・現像方法
JP2741168B2 (ja) シリコン基またはゲルマニウム基が含有されたフォトレジスト除去方法
US20080003837A1 (en) Substrate processing method and semiconductor device manufacturing method carried out in a lithographic process
US5609688A (en) Apparatus for producing semiconductor device
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
US11256180B2 (en) Processing apparatus and method thereof
US20080156346A1 (en) Method and apparatus for cleaning a substrate
KR20080102370A (ko) 기판의 처리 방법 및 컴퓨터 독취 가능한 기억 매체 기술 분야
JP2008522403A (ja) フォトレジストパターンの形成方法
JP2007294544A (ja) 保護膜除去装置、薬液の回収方法及び記憶媒体
KR20070085540A (ko) 포토레지스트 패턴을 형성하는 방법
JP2001319845A (ja) 塗布現像処理システム
KR100816212B1 (ko) 반도체 장치 제조용 노광 장비
TW201939641A (zh) 基板處理系統、基板處理裝置及基板處理方法
US11127583B2 (en) Method of treating semiconductor substrate
JP2010182893A (ja) 基板処理方法および基板処理装置
KR102397847B1 (ko) 배관 어셈블리 및 이를 가지는 기판 처리 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100929