TWI625788B - 基板處理方法、記憶媒體及加熱裝置 - Google Patents

基板處理方法、記憶媒體及加熱裝置 Download PDF

Info

Publication number
TWI625788B
TWI625788B TW104142305A TW104142305A TWI625788B TW I625788 B TWI625788 B TW I625788B TW 104142305 A TW104142305 A TW 104142305A TW 104142305 A TW104142305 A TW 104142305A TW I625788 B TWI625788 B TW I625788B
Authority
TW
Taiwan
Prior art keywords
film
substrate
wafer
heating
coating
Prior art date
Application number
TW104142305A
Other languages
English (en)
Other versions
TW201635376A (zh
Inventor
塩澤崇博
上田健一
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201635376A publication Critical patent/TW201635376A/zh
Application granted granted Critical
Publication of TWI625788B publication Critical patent/TWI625788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • B05D3/0281—After-treatment with induction heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

藉由簡易構成的裝置，於基板之面內，高均勻性地進行朝在表面形成有圖案的基板之塗佈膜的形成與該塗佈膜之表面的去除。
具備有：塗佈工程，對在表面形成有圖案的基板塗佈塗佈液而形成塗佈膜；膜去除工程，為了使塗佈膜的成分汽化並使膜厚減小，而加熱基板；及膜硬化工程，為了在與前述膜去除工程同時或前述膜去除工程後，藉由交聯反應使該塗佈膜硬化，而加熱基板，以使前述膜硬化後之塗佈膜的平均膜厚成為前述膜去除工程之前之塗佈膜的平均膜厚之80%以下的方式，進行前述膜去除工程，藉此進行處理。

Description

基板處理方法、記憶媒體及加熱裝置
本發明，係關於包含在基板(該基板，係在表面形成有圖案)形成有機膜之工程的基板處理方法、執行前述基板處理方法之電腦程式的記憶媒體及加熱裝置。
在多層配線構造之半導體元件的製造工程中，係依序進行對例如半導體晶圓(以下，記載為「晶圓」)之表面塗佈光阻液而形成光阻膜的光阻塗佈處理、在該光阻膜中對預定圖案進行曝光的曝光處理、對曝光後之光阻膜進行顯像的顯像處理等，從而在晶圓之表面形成有預定的光阻圖案。將該光阻圖案作為光罩而進行晶圓之蝕刻處理，其後，進行光阻膜之去除處理等，從而在晶圓的表面形成有預定圖案。重複進行像這樣之預定圖案形成於預定層的工程複數次，藉此，製造多層配線構造的半導體元件。
如上述，在複數個層各別形成有圖案的情況下，在第n層形成預定圖案後，尋求使用以形成第 (n+1)層之圖案的光阻膜形成為適當的高度，為此，塗佈有光阻液的面被要求為平坦。因此，在晶圓的預定圖案上塗佈有機材料，形成例如被稱為SOC(Spin On Carbon)膜的有機膜，使其表面平坦化後進行光阻液之塗佈。針對該平坦化，係有研究探討出藉由對有機膜照射例如紫外線而產生活性氧與臭氧，並對該有機膜之表面進行回蝕而去除的方式來進行。在專利文獻1中，係記載關於像這樣進行紫外線照射之裝置的一例。但是，在上述的紫外線照射裝置中，係有裝置的構成變龐大之虞。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2014-165252號公報
本發明，係有鑑於該點而進行研究者，其課題，係提供一種如下述之技術：可藉由簡易構成的裝置，於基板之面內，高均勻性地進行朝在表面形成有圖案的基板之塗佈膜的形成與該塗佈膜之表面的去除。
本發明之基板處理方法，其特徵係，具備有：塗佈工程，對在表面形成有圖案的基板塗佈塗佈液而 形成塗佈膜；膜去除工程，為了使塗佈膜的成分汽化並使膜厚減小，而加熱基板；及膜硬化工程，為了在與前述膜去除工程同時或前述膜去除工程後，藉由交聯反應使該塗佈膜硬化，而加熱基板；以使前述膜硬化後之塗佈膜的平均膜厚成為前述膜去除工程之前之塗佈膜的平均膜厚之80%以下的方式，進行前述膜去除工程。
本發明之記憶媒體，係記憶有用於處理基板之基板處理裝置之電腦程式的記憶媒體，其特徵係，前述電腦程式，係編入有步驟群，以便執行上述的基板處理方法。
又，本發明之加熱裝置，係藉由加熱的方式，對在表面形成有包含經由周圍之氧氣而引起交聯反應的成分之塗佈膜的基板進行加熱的加熱裝置，其特徵係，具備有：處理容器，形成載置有前述基板的處理空間；加熱機構，加熱載置於前述處理空間的基板；氧氣濃度變更部，變更前述處理空間的氧氣濃度；及控制部，輸出控制訊號，以便執行：第1步驟，為了使前述塗佈膜的成分汽化並使膜厚減小，並且防止塗佈膜硬化，而在前述處理空間形成不會引起前述交聯反應之第1氧氣濃度的氛圍，加熱基板；及第2步驟，其後，為了引起前述交聯反應並使塗佈膜硬化，而在前述處理空間形 成高於第1氧氣濃度之第2氧氣濃度的氛圍，加熱基板，前述第1步驟，係以使膜硬化後之塗佈膜的平均膜厚成為進行前述第1步驟之前之塗佈膜的平均膜厚之80%以下的方式來予以進行。
根據本發明，可在對形成有圖案的基板塗佈塗佈液而形成塗佈膜後，藉由加熱處理該基板的方式，去除該塗佈膜的表面，使起因於圖案之階差減低。在像這樣的手法中，係不需要對基板進行紫外線照射處理，藉此可防止進行該處理之裝置的構成複雜化，並且實現基板之面內中之處理的均一性提升。
W‧‧‧晶圓
1‧‧‧成膜裝置
21‧‧‧塗佈模組
3、7‧‧‧加熱模組
31‧‧‧熱板
40‧‧‧處理空間
41‧‧‧蓋體
50‧‧‧有機材料
51‧‧‧有機膜
52‧‧‧交聯劑
53‧‧‧聚合物
61‧‧‧下層膜
[圖1]實施本發明之基板處理方法之成膜裝置的平面圖。
[圖2]設置於前述成膜裝置之有機材料之塗佈模組的概略縱剖側視圖。
[圖3]設置於前述成膜裝置之加熱模組的縱剖側視圖。
[圖4]加熱模組之橫剖平面圖。
[圖5]表示加熱處理所致之有機膜之變化的示意圖。
[圖6]表示前述成膜裝置所致之處理中，晶圓之表面 發生變化之狀態的說明圖。
[圖7]表示前述成膜裝置所致之處理中，晶圓之表面發生變化之狀態的說明圖。
[圖8]表示第1實施形態之加熱處理中之晶圓的溫度變化與氣體之種類的變化之圖表。
[圖9]表示在比較例之加熱處理中，有機膜之變化的示意圖。
[圖10]表示加熱模組之其他構成的縱剖側視圖。
[圖11]表示前述加熱模組中之氣流的說明圖。
[圖12]表示第2實施形態之加熱處理中之晶圓的溫度變化與氣體之種類的變化之圖表。
[圖13]表示評估試驗之結果的圖表。
[圖14]表示評估試驗之結果的圖表。
[圖15]表示評估試驗之結果的圖表。
(第1實施形態)
參閱圖1之平面圖，說明用於實施本發明之基板處理方法之實施形態的一例即成膜裝置1。成膜裝置1，係藉由載體站1A與處理站1B所構成，該些站1A、1B，係相互連接於橫方向。以後，將載體站1A側設成為前方側、將處理站1B側設成為後方側來進行說明。
圖中C，係載體，在基板即晶圓W被儲存於 該載體C的狀態下，從成膜裝置1的外部被搬送至載體站1A。該載體站1A，係具有在載體C內與成膜裝置1內進行晶圓W之收授的作用。而且，載體站1A，係為了進行像這樣之晶圓W的收授，而沿左右方向以一列的方式設置有複數個載置有載體C的載置台11。在載體站1A，係設置有可在延伸於載置台11之配列方向之搬送路徑12移動的第1晶圓搬送機構13。第1晶圓搬送機構13，係沿垂直方向移動自如且繞垂直軸旋轉自如，並在載體C與處理站1B之間搬送晶圓W。
處理站1B，係具備有複數個對晶圓W施予預定處理的裝置即處理模組。在該處理站1B，係設置有各種處理模組配置成複數層的4個處理區塊G1~G4。從載體站1A朝向處理站1B觀看，在左側，係依該順序從前方朝向後方配置有第1處理區塊G1、第2處理區塊G2。從載體站1A朝向處理站1B觀看，在右側，係依該順序從前方朝向後方配置有第3處理區塊G3、第4處理區塊G4。藉由第1處理區塊G1及第3處理區塊G3，以從左右夾住的方式，設置有收授模組14。而且，以平面觀察，以包圍於處理區塊G1~G4及收授模組14的方式，設置有第2晶圓搬送機構15。
收授模組14，係用以在第2晶圓搬送機構15與第1晶圓搬送機構13之間收授晶圓W時，暫時載置該晶圓W的模組。第2晶圓搬送機構15，係在構成處理區塊G1~G4的各模組與收授模組14之間搬送晶圓W。
處理區塊G1、G2，係構成為用以對晶圓W塗佈有機材料而形成有機膜的塗佈模組21分別層積為2層。處理區塊G3、G4，係分別構成為層積有：加熱模組3，用以加熱形成了有機膜的晶圓W，進行有機膜之表面的去除，並且使該有機膜硬化；及調溫模組，在塗佈模組21所致之有機材料的塗佈之前，調整晶圓W的溫度。
參閱圖2之概略縱剖側視圖，說明塗佈模組21。塗佈模組21，係具備有水平地吸附保持晶圓W之背面中央部的旋轉夾盤22。圖中23，係旋轉機構，使旋轉夾盤22旋轉，藉此可使晶圓W繞垂直軸旋轉。又，旋轉機構23，係可使旋轉夾盤22升降，可在不與後述之罩杯24干涉的位置，在旋轉夾盤22與第2晶圓搬送機構15之間收授晶圓W。
在旋轉夾盤22的周圍，係設置有將從晶圓W飛濺或落下之液體擋住而回收的罩杯24。在罩杯24的下面，係連接有：排出管26，排出所回收的液體；及排氣管27，對罩杯24內的氛圍進行排氣。又，塗佈模組21，係具備有塗佈噴嘴28。塗佈噴嘴28，係構成為藉由未圖示的移動機構，沿水平方向移動自如且升降自如，並可在罩杯24之外部的待機區域與載置於旋轉夾盤22之晶圓W的中心部上之間移動。圖中29，係儲存有液狀之有機材料50的有機材料供給源，且經由配管而連接於塗佈噴嘴28。該有機材料供給源29，係包含有閥或質流控制器，依據來自後述之控制部10的控制訊號，進行朝塗佈噴嘴 28之有機材料50的供給與遮斷。關於有機材料50，係在後述進行詳細說明。
接著，參閱圖3之縱剖側視圖及圖4之橫剖平面圖，說明關於加熱裝置即加熱模組3。圖中31，係水平之熱板，構成為例如圓形，在其內部具備有加熱器32。在加熱機構即熱板31的表面，係設置有多數個支撐銷33。晶圓W，係藉由支撐銷33，以從熱板31之表面稍微懸浮的方式，在水平地支撐於該熱板31之中央部的狀態下，高均勻性地加熱其面內的各部。圖中34，係指包圍熱板31之側周之起立的筒狀構件，與熱板31一起構成容器本體。又，以貫通熱板31之表背的方式，設置有3根升降銷35。升降銷35，係構成為可藉由升降機構36，在熱板31上進行突出/沒入，在熱板31與第2晶圓搬送機構15之間收授晶圓W。
圖中41，係蓋體，藉由例如圓形的頂板與從頂板之周緣向下方突出的側壁所構成。蓋體41，係構成為藉由升降機構42，對熱板31升降自如。該蓋體41及熱板31與上述的筒狀構件34，係構成處理容器，在進行晶圓W的加熱處理時，係如圖3所示，蓋體41之側壁的下端與筒狀構件34的上端會接觸，藉由熱板31、筒狀構件34及蓋體41，形成有密閉的處理空間40。處理空間40，係構成為例如扁平的圓形狀。以開口於該處理空間40的方式，在蓋體41的側壁，係形成有多數個氣體供給口43，並在例如蓋體41的周方向隔著間隔設置有各氣體 供給口43。
在各氣體供給口43，係各別連接有氣體供給管44的下游端。各氣體供給管44的上游側，係在合流後分歧成二，並連接於大氣供給源45、N2(氮)氣體供給源46。形成氧氣濃度變更部的大氣供給源45、N2氣體供給源46，係分別具備有閥或泵等，並依據來自後述之控制部10的控制訊號，將所儲存的大氣、N2氣體分別壓送至氣體供給管44。藉由像這樣的大氣供給源45及N2氣體供給源46，在處理空間40，係可相互切換大氣與N2氣體而進行供給。
在蓋體41之頂板的下面，係以朝向處理空間40之中心部開口的方式，設置有排氣口47，該排氣口47，係經由排氣管48而連接於排氣機構49。排氣機構49，係藉由例如真空泵或泵等所構成，並依據來自控制部10的控制訊號，以任意的排氣量來對處理空間40進行排氣。
接著，說明關於設置於如圖1所示之成膜裝置1的控制部10。控制部10，係具備有程式、記憶體、由CPU所構成的資料處理部等。在前述程式，係編入有命令，以便執行用以對成膜裝置1的各部發送控制訊號，控制各模組間之收授或模組內之各部的動作而進行處理的各步驟。該程式，係儲存於電腦記憶媒體例如軟碟片、光碟、硬碟、MO(光磁碟)及記憶卡等的記憶媒體，並被安裝於控制部10。
使用圖5，說明關於在該第1實施形態所使用的有機材料50。該有機材料50，係用以形成如先前技術項目中所述之SOC膜即有機膜51的材料，並藉由溶媒與溶媒中所含有之低分子化合物即交聯劑52、聚合物53及觸媒54所構成。而且，最初塗佈於晶圓W時，係具有流動性，在塗佈後藉由加熱的方式，該流動性便下降。在以後的說明中，係不管該流動性，將關於塗佈於晶圓W之狀態的有機材料記載為有機膜。
圖5的上排，係示意地表示藉由上述之加熱模組3加熱之前的有機膜51。當該有機膜51被加熱時，經由存在於該有機膜51之周圍的氧氣，交聯劑52與聚合物53會相互反應，聚合物53便聚合。亦即，引起交聯反應，該有機膜51之流動性會下降，該有機膜51便硬化。觸媒54，係用以使該交聯反應進行的觸媒。關於有機膜51之加熱，係在後述進行詳細說明。又，為了像這樣使交聯反應進行，有時為了方便說明，而將需要周圍之氧氣的有機材料50、有機膜51分別記載為熱交聯型式的有機材料、熱交聯型式的有機膜。
接著，參閱圖5~圖8，說明關於成膜裝置1所致之處理。針對各圖進行說明時，在圖5中，係表示藉由在加熱模組3所加熱處理的方式，有機膜51所含有之成分發生變化之狀態。又，圖5之各有機膜51之上下的高度，係對應於有機膜51之膜厚的大小，圖5中，係亦表示在加熱處理中，有機膜51之膜厚發生變化的狀態。 另外，圖5中，針對含有比較多溶媒之狀態的有機膜51，係賦予多數個點而表示，針對被加熱而溶媒變比較少之狀態的有機膜51，係不賦予點而表示。
圖6、圖7，係表示藉由進行處理的方式而變化之晶圓W之表面的狀態，從圖6起的第一排，係表示被搬送至成膜裝置1後之時點之儲存於載體C之晶圓W的表面。在該晶圓W的表面，係形成有藉由例如SiO2(氧化矽)所構成的下層膜61，在該下層膜61，係依據預定圖案形成有凹凸。亦即，在晶圓W的表面，係形成有階差。將構成圖案之凹部表示為62、將凸部表示為63，凸部63，係形成凹部62的側壁。上述的有機膜51，係於在成膜裝置1之外部之裝置所進行之該下層膜61的蝕刻處理時，形成為光罩。又，圖8，係表示在加熱模組3，處理中之晶圓W之溫度變化與所供給之氣體之種類的時序圖，圖中，藉由折線圖表示晶圓W的溫度變化。
以下，當說明關於晶圓W的搬送經路及處理時，首先，從載體C所搬出的該晶圓W，係被搬送至收授模組14，其次，在被搬送至處理區塊G3或G4的調溫模組而調整成為預定的溫度後，被搬送至塗佈模組21，並收授至旋轉夾盤22。藉由旋轉夾盤22，晶圓W便旋轉，從塗佈噴嘴28對旋轉之晶圓W的中心部供給前述之熱交聯型式的有機材料50。有機材料50藉由晶圓W之旋轉的離心力而擴散到晶圓W的整個表面，亦即藉由旋轉塗佈，以覆蓋下層膜61的方式予以塗佈，而形成有機膜 51。另外，上述的圖2，係表示像這樣塗佈有機材料50時的晶圓W。
從圖6起的第二排，係表示形成了有機膜51的晶圓W。起因於有機材料50的表面張力及黏度，以對應於下層膜61之圖案形狀的方式，在有機材料51的表面，係產生有階差D1。當更詳細地說明此時之有機膜51的狀態時，在將從凸部63之表面至有機膜51之表面的高度設成為H1，並將從凹部62之底面至有機膜51之表面的高度設成為H2時，H1<H2。
像這樣形成了有機膜51後，晶圓W，係被搬送至加熱模組3，並載置於熱板31上。蓋體41被關閉而形成密閉的處理空間40，開始進行來自排氣口47之處理空間40的排氣與來自氣體供給口43之N2氣體的供給。當處理空間40成為N2氣體氛圍，且該處理空間40之氧氣濃度成為比較低的第1氧氣濃度例如20ppm以下時，熱板31會升溫而開始加熱處理，晶圓W的溫度便上升(圖8之圖中，時刻t1)。在圖5的下排左側，係表示該溫度上升時的有機膜51。藉由晶圓W之加熱，進行有機膜51所含有之溶媒的乾燥，並且低分子化合物即交聯劑52、聚合物53及觸媒54從有機膜51的表面開始昇華。藉由該昇華與溶媒之乾燥，引起有機膜51之膜減小(膜厚之減少)。
在像這樣持續加熱的期間，如上述，由於處理空間40的氧氣濃度低，因此，不會引起聚合物53之交 聯反應。而且，當晶圓W的溫度進一步上升，成為各低分子化合物之耐熱溫度以上的溫度亦即各低分子化合物分解的溫度即A1時(時刻t2)，則維持為該溫度A1。其後，列舉一例來進行說明，當產生交聯反應所致之反應生成物(交聯物)時，雖因其交聯物而阻礙各低分子化合物之有機膜中的移動，但在該加熱處理中，係如上述，由於不會在有機膜51中引起交聯反應，因此，各低分子化合物，係可在有機膜51中，比較容易地朝向該有機膜51的表面移動，並從該表面昇華為有機膜51之周圍的氛圍。以像這樣進行昇華的方式，如從圖5之下排中央及圖6之上起的第3排所示，有機膜51之膜減小便進一步進行。
當膜減小量成為所期望的量時，熱板31之溫度會下降，晶圓W之溫度便維持於例如低於溫度A1的溫度A2，並且從氣體供給口43供給至處理空間40的氣體會從N2氣體切換為大氣(時刻t3)，處理空間40的氧氣濃度便上升，而成為高於前述第1氧氣濃度的第2氧氣濃度。而且，藉由氧氣，在有機膜51進行交聯反應，如圖5之下排右所示，藉由聚合物53聚合的方式，形成有高分子化合物即交聯物55，有機膜51便硬化，並在有機膜51具備預定的膜質。該交聯物55，係具有例如網狀的分子構造。
當以溫度A2持續加熱預定時間時，熱板31之溫度會下降(時刻t4)，晶圓W被降溫而交聯反應便停止，加熱處理結束。從圖6起的第4排，係表示該加熱 處理結束時的晶圓W。在凹部62的外側，係藉由上述之溫度A1的加熱來去除有機膜51，例如下層膜61會露出。另一方面，如從圖6起的第2排所示，在有機膜51之形成時，由於凸部63上之有機膜51的厚度H1<凹部62之底面上之有機膜51的厚度H2，因此，在凹部62內，係殘留有有機膜51。以像這樣在凹部62殘留了有機膜51的方式，加熱處理停止時之晶圓W表面的階差D2，係小於有機膜51之形成後、加熱處理前之晶圓W之表面的階差D1。然而，針對殘留於凹部62內之膜硬化後的有機膜51，將對晶圓W之面內之複數個部位進行測定而獲得的平均膜厚設成為R1。又，針對加熱處理前的有機膜51，將對晶圓W之面內之複數個部位進行測定而獲得的平均膜厚設成為R2。以使平均膜厚R1成為平均膜厚R2之80%以下的方式，進行上述之有機膜51之表面的昇華。
然後，來自排氣口47之排氣及來自氣體供給口43之大氣的供給便停止，並開放蓋體41，從處理空間40搬出晶圓W。而且，晶圓W，係再次被搬送至處理區塊G3或G4的調溫模組而進行溫度調整。其後，晶圓W，係被搬送至塗佈模組21，進行上述旋轉塗佈所致之第2次之有機材料50的塗佈。圖7之上排，係表示進行了該第2次之塗佈後的晶圓W。如前述，在第2次之有機材料50的塗佈時，係在凹部62內形成有有機膜51，藉此，由於此時之晶圓W表面的階差D2變得小於第1次之 有機材料50的塗佈時之晶圓W表面的階差，因此，第2次的塗佈後所形成之有機膜51之表面的階差D3，係小於第1次的塗佈後所形成之有機膜的階差D1。亦即，第2次的塗佈後之有機膜51之表面的平坦性，係高於第1次的塗佈後之有機膜51的平坦性。
在像這樣進行第2次之有機材料50的塗佈後，晶圓W，係被搬送至加熱模組3，並接受第2次的加熱處理。該第2次的加熱處理，係與第1次的加熱處理相同地進行。因此，首先，以不引起交聯反應的方式，在處理空間40被設成為N2氣體氛圍後的狀態下，晶圓W被加熱為比較高之上述的溫度A1，低分子化合物會從藉由有機膜51中第2次之有機材料50的塗佈所形成的部位昇華，該有機膜51之膜減小便進行。
而且，在例如有機膜51覆蓋下層膜61之整個表面後的狀態下，亦即在下層膜61之凸部63上殘留了有機膜51的狀態下，處理空間40被設成為大氣氛圍，並且以低於溫度A1的溫度A2來加熱晶圓W，第2次之加熱處理的膜減小便停止，並且在藉由有機膜51中第2次之有機材料50的塗佈所形成的部位進行交聯反應。其後，晶圓W會降溫，交聯反應便停止，第2次的加熱處理結束。從圖7的下排，係表示該第2次之加熱處理結束時的晶圓W。如上述，由於藉由第2次的塗佈所形成之有機膜51之表面的平坦性高，因此，在第2次之加熱處理進行膜減小及交聯反應後亦使有機膜51之表面的平坦性 保持高。在第2次的加熱處理後，晶圓W，係從加熱模組3被搬出，經由收授模組14返回到載體C。
在加熱模組3中，如上述，為了更明確地表示切換處理空間40之氧氣濃度而進行加熱處理的理由，而參閱與圖5相同地，示意地表示有機膜51之狀態的圖9，說明關於在加熱模組3進行之比較例的加熱處理。在該比較例的加熱處理中，係不進行朝處理空間40之N2氣體的供給，從加熱處理開始至加熱處理結束，處理空間40設成為被保持於大氣氛圍亦即維持為氧氣濃度比較高的狀態。
圖9左側，係表示加熱處理開始時的有機膜51。當晶圓W被加熱而其溫度上升時，溶媒便乾燥，開始進行低分子化合物的昇華。此時，在有機膜51之周圍存在比較多氧氣，藉此，亦開始聚合物53之交聯反應，如圖9中央所示，生成交聯物55。當進一步進行交聯反應時，交聯物55，係形成網狀的分子構造，有機膜51便硬化。如此一來，由於藉由加熱而朝向有機膜51之表面移動之該有機膜51中的低分子化合物，係被該網狀之交聯物55捕捉，從而阻礙朝該表面之移動，因此，阻礙該低分子化合物從有機膜51而在其周圍的氛圍中昇華，如圖9右側所示，留在有機膜51中。其結果，在該比較例的加熱處理中，係從加熱開始至結束時之有機膜51的膜減小量會變小，藉由圖6所說明的膜減小，導致無法使有機膜51的階差下降。
在上述的成膜裝置1所致之成膜方法中，係在對表面形成有下層膜61之圖案所致之階差的晶圓W塗佈有機材料50而形成有機膜51後，為了防止引起交聯反應，而以氧氣濃度比較低的氛圍加熱晶圓W，使有機膜51所含有的低分子化合物昇華，去除有機膜51的表面。藉此，在減低晶圓W表面的階差後，為了使交聯反應進行，而以氧氣濃度比較高的氛圍進行加熱。然後，再次對晶圓W塗佈有機材料50，形成有機膜51。以像這樣進行處理的方式，可減低形成於有機膜51之表面的階差。因此，在形成其表面之平坦性高的有機膜51時，沒有必要在成膜裝置1內，設置照射如先前技術項目中所說明之紫外線而去除有機膜51之表面的裝置。因此，可使成膜裝置1之構成簡化，並同時實現晶圓W中之處理的面內均勻性提升。另外，雖說明了有機膜之表面昇華而被去除，但由於只要藉由汽化的方式予以去除即可，因此，亦可從固體直接形成為氣體來予以去除，或亦可在變化成液體後，形成為氣體來予以去除。
在上述的處理中，處理空間40為N2氣體氛圍時之晶圓W的溫度A1，係為了使各低分子化合物昇華，而設成為各低分子化合物之耐熱溫度以上的溫度。又，該溫度A1，係為了增大膜減小量並且使膜減小快速度地進行，而在防止進行交聯反應後之有機膜51所具有之膜質劣化的範圍下，設定為儘可能高的溫度為較佳。由於像這樣使溫度A1升高為較佳，因此，在上述的處理 中，該溫度A1，係設定為高於處理空間40為大氣氛圍時之晶圓W的溫度A2。但是，由於該溫度A2，係只要為進行交聯反應而有機膜51獲得所期望之膜質的溫度即可，因此，亦可設定為高於溫度A1，或亦可為與溫度A1相同的溫度。
在上述的處理中，雖係為了在圖8之時序圖中的時刻t1~t3，使處理空間40之氧氣濃度降低，而對處理空間40供給N2氣體，但由於只要可設成為不引起交聯反應的氧氣濃度即可，因此，所供給之氣體並不限於N2氣體，亦可供給例如Ar(氬)等。所謂不引起交聯反應的氧氣濃度，係意味著實質上不引起交聯反應之氧氣濃度的意思，針對引起微量之交聯反應的氧氣濃度，係含有不引起交聯反應的氧氣濃度。又，在上述的處理中，雖係為了在時刻t3以後，使處理空間40的氧氣濃度升高，而對處理空間40供給大氣，但由於只要設成為實質上引起交聯反應的氧氣濃度即可，因此，亦可將處理空間40設成為比大氣氛圍中之氧氣濃度高或低的氧氣濃度。
又，在上述的處理中，雖係重複進行有機材料50之塗佈處理及有機膜51之加熱處理2次，但亦可重複進行3次以上，或只要可減低有機膜51的階差，則亦可不重複進行像這樣的處理，而僅進行塗佈處理及加熱處理1次。在僅像這樣進行各處理1次的情況下，在如上述之圖6、圖7所示的處理例中，雖係進行第1次之加熱處理所致之膜減小直至下層膜61的凸部63露出，但在該凸 部63露出之前，使該膜減小停止。另外，在重複塗佈處理及加熱處理複數次的情況下，亦不限於進行第1次之加熱處理的膜減小直至凸部63露出。而且，由於藉由第2次的塗佈處理所形成之有機膜51之表面的階差比較小，因此，在第2次的加熱處理中，係不使N2氣體氛圍形成於處理空間40，而亦可從加熱開始至加熱結束為止，將處理空間40設成為大氣氛圍。
接著，參閱圖10，以與加熱模組3的差異點為中心，說明關於加熱模組的其他構成例即加熱模組7。加熱模組7，係具備有水平的光透過板71來代替熱板31，該光透過板71，係藉由石英所構成。在光透過板71的下方，係設置有由多數個配置於水平方向之發光二極體72所構成的加熱機構即光照射部73，各發光二極體72，係對上方照射光。在光透過板71的表面，係設置有複數個延伸於上方的支撐銷74，在支撐銷74之前端水平地支撐有晶圓W。
各發光二極體72所照射的光，係透過光透過板71，供給至被支撐於支撐銷74之晶圓W的整個背面，藉此，加熱該晶圓W。又，在圖10中，係將蓋體41與筒狀構件34之間的微小間隙標示為76。藉由形成載置部的支撐銷74，晶圓W，係被支撐於該間隙76之上方，亦即比蓋體41的下端更上方。又，在光透過板71的表面，係以分別朝向晶圓W之中心部、周緣部的方式，形成有多數個開口之氣體供給口75，對處理空間40供給N2氣體 及大氣的氣體供給管44，係從光透過板71的下方側，連接於氣體供給口75。
該加熱模組7的動作，係依據例如圖8所示的時序圖，被控制為使得晶圓W的溫度及所供給之氣體的種類發生變化。圖11，係表示在像這樣控制動作的加熱模組7，於圖中的時刻t1~t3，對處理空間供給N2氣體的狀態，並以箭頭表示N2氣體的氣流。又，在圖11中，係將從晶圓W表面之有機膜51昇華的低分子化合物、昇華物標示為56。
針對上述的氣流進行說明時，藉由氣體供給口75，在處理空間40中被供給至晶圓W之背面側的N2氣體，係藉由從排氣口47進行排氣的方式，從晶圓W之中心部側流向周緣部側。該N2氣體的一部分，係以經由間隙76，朝向處理空間40之外部的方式，且其他一部分，係以從晶圓W的外周迴繞至晶圓W表面之周緣部的方式流動。而且，像這樣迴繞的N2氣體，係在晶圓W的表面從周緣部流向中心部，並從排氣口47予以排氣。昇華物56，係藉由在上述之晶圓W之表面流動的N2氣體，朝向排氣口47沖走，而從處理空間40予以去除。
像這樣對晶圓W的背面供給N2氣體，由於該N2氣體，係如上述以迴繞至晶圓W之表面側的方式流動，因此，可防止昇華物56從晶圓W的表面迴繞至背面而附著於晶圓W。又，晶圓W，係被支撐於比處理容器的間隙76更上方側，如上述，由於可防止昇華物56朝向晶 圓W的背面側亦即比晶圓W更下方側，因此，可防止昇華物56從間隙76洩漏至處理容器40的外部。亦即，沒有必要使處理空間40的氣密性升高，並可使模組的構成簡化。雖列舉一例說明了N2氣體之供給時所形成的氣流，但由於大氣之供給時亦形成有相同之流動的氣流，因此，與N2氣體供給時相同地，可分別防止昇華物56附著於晶圓W的背面、昇華物56洩漏至處理容器的外部。另外，亦可為在該加熱模組7中加以固定蓋體41的高度，容器本體即光透過板71、光照射部73及筒狀構件34進行升降的構成，且在像這樣的情況下，亦如上述地配置晶圓W及排氣口47，藉此可防止來自蓋體與容器本體之間之間隙76之昇華物的洩漏。又，光照射部73，係亦可為從晶圓W之表面側照射光而加熱晶圓W的構成。
(第2實施形態)
作為第2實施形態，說明關於使用不同於在第1實施形態所說明的熱交聯型式之有機材料50之有機材料時的成膜處理。該第2實施形態的有機材料，係除了溶媒、交聯劑52、聚合物53及觸媒54以外，在包含例如含有酸的化合物且周圍之氧氣濃度低的氛圍中，亦藉由該酸的作用，進行交聯反應。有時將像這樣在交聯反應的進行中不需要周圍之氧氣的有機材料、有機膜分別記載為酸交聯型式的有機材料、酸交聯型式的有機膜。除了像這樣不需要周圍的氧氣以外，第2實施形態的有機材料，係與第1實 施形態的有機材料相同。
參閱圖12，說明關於形成有上述之酸交聯型式的有機膜之晶圓W的加熱模組3所致之加熱處理的一例。圖12，係與圖8相同地，表示晶圓W之溫度變化與供給至處理空間40之氣體之種類的時序圖。當進行朝處理空間40之N2氣體的供給與處理空間40的排氣，而該處理空間40之氧氣濃度下降，例如與第1實施形態相同地成為20ppm以下的氧氣濃度時，則加熱所致之晶圓W的溫度開始上升(時刻s1)，晶圓W的溫度便成為有機膜中之低分子化合物之耐熱溫度以上的溫度即A3(時刻s2)。該溫度A3，亦係實質上進行交聯反應的溫度。
由於處理空間40的氧氣濃度低，因此，在可抑制該氧氣所致之與有機膜中的各化合物之氧化反應的狀態下加熱有機膜，並一邊抑制該氧化反應所致之膜質的劣化，一邊同時進行有機膜中的交聯反應與膜減小。而且，當膜減小量成為所期望的量時，則晶圓W的溫度會下降(時刻s3)，然後N2氣體的供給及處理空間40的排氣便停止，加熱處理結束。在該第2實施形態的加熱處理中，亦如第1實施形態所說明，針對加熱處理後所殘留之有機膜51的平均膜厚R1，以使得相對於加熱處理前之有機膜51的平均膜厚R2之比例成為80%以下的方式，進行上述之膜減小。
像這樣為了在第2實施形態中確保有機膜的膜質，而在氧氣濃度低的氛圍下進行加熱處理。例如，像 這樣，在加熱模組3中，除了不進行晶圓W的溫度控制不同及供給至處理空間40之氣體的切換以外，在第2實施形態中，晶圓W，係與第1實施形態相同地，在成膜裝置1中搬送並接受處理，並形成有其表面之平坦性高的有機膜。但是，在第2實施形態中，亦可與第1實施形態相同地，在N2氣體供給後供給大氣，或亦可不限於以溫度A1來持續加熱處理而進行溫度變更。又，亦可使用加熱模組7來代替加熱模組3而進行處理。又，在第2實施形態中，係如上述，由於是即便不供給大氣亦可進行交聯反應，因此，加熱模組3、7，係亦可設成為不對處理空間40供給大氣的構成。
雖分別將處理空間40之氧氣濃度設成為20ppm以下來作為上述的第1實施形態中不引起交聯反應的氧氣濃度、作為第2實施形態中可抑制塗佈膜即有機膜之氧化的氧氣濃度，但由於只要為100ppm以下，則不會引起像這樣之分子的交聯反應且亦可抑制塗佈膜的氧化，因此，亦可設成為像這樣的氧氣濃度而進行加熱處理。又，在使用例如用以形成於光阻膜之下層之反射防止膜的藥液來形成該反射防止膜以代替藉由有機材料來形成有機膜的情況下，亦能夠以進行各實施形態所示之處理的方式，形成其表面平坦性高的膜。亦即，本發明，係不限於有機膜的形成。又，在各實施形態中用以引起膜減小的加熱時，係不限於將處理空間40設成為常壓氛圍，亦可設成為減壓氛圍。
(評估試驗) 評估試驗1
接著，說明關於與本發明相關連而進行的評估試驗。在評估試驗1中，係針對塗佈第1實施形態所說明之熱交聯型式的有機材料50而形成有機膜51的晶圓W，以各別不同的手法進行處理。作為評估試驗1-1，在加熱模組3中，將處理空間40設成為大氣氛圍而進行加熱處理60秒。作為評估試驗1-2，進行先前技術項目中所說明的紫外線照射60秒，去除有機膜51的表面。作為評估試驗1-3，與第1實施形態相同地，對處理空間40供給N2氣體，並以在該處理空間40中不引起交聯反應的方式，設成為氧氣濃度低的氛圍而加熱處理晶圓W60秒，使有機膜51的表面昇華並加以去除。對像這樣處理之各晶圓W之有機膜51的膜厚進行測定。
圖13曲線圖，係表示評估試驗1的結果。曲線圖的縱軸，係表示膜厚(單位：nm)，在評估試驗1-1、1-2、1-3分別為249nm、202nm、132nm。當與未去除有機膜51之表面的評估試驗1-1比較時，在評估試驗1-2中，係引起47nm膜減小，在評估試驗1-3中，係引起117nm膜減小。如此一來，本發明的手法，係與照射以往之紫外線的手法比較，每單位時間的膜減小量較大。因此，已知根據該評估試驗1，可藉由使用本發明之手法的方式，進行實施形態中所說明之膜減小所致之階差的減 低。
評估試驗2
作為評估試驗2，係對相互不同的晶圓W分別塗佈所含有之成分相互不同之3種類的有機材料(設成為C1、C2、C3)，而形成有機膜。有機材料C1，係第1實施形態中所說明的熱交聯型式，有機材料C2、C3，係第2實施形態中所說明的酸交聯型式。針對像這樣形成有機膜後的該些晶圓W，如各實施形態所說明，在對處理空間40供給N2氣體，使氧氣濃度下降的氛圍(以後，記載為低氧氣氛圍)下進行加熱，使有機膜的表面昇華並加以去除。其後，對有機膜的膜厚進行測定，算出相對於加熱前之有機膜之膜厚的膜減小量(%)。
圖14的曲線圖，係表示評估試驗2的結果。曲線圖的縱軸，係表示上述的膜減小量，在評估試驗2-1、2-2、2-3分別為47%、81%、19%。因此，確認到無論有機膜為熱交聯型式、酸交聯型式之任一，皆可引起膜減小。
評估試驗3
作為評估試驗3，係對複數個晶圓W塗佈第2實施形態中所說明之酸交聯型式的有機材料，而形成有機膜，在加熱模組3以相互不同的條件來加熱各晶圓W。該有機材料的耐熱溫度亦即有機材料分解之溫度的下限，係500℃ 以下。作為評估試驗3-1，在大氣氛圍中以450℃進行加熱。作為評估試驗3-2，在低氧氣氛圍中以450℃進行加熱。作為評估試驗3-3，在大氣氛圍中以600℃進行加熱。作為評估試驗3-4，在低氧氣氛圍中以600℃進行加熱。亦即，在評估試驗3-1、3-2中，係難以引起昇華所致之膜減小，在評估試驗3-3、3-4中，係以易引起昇華所致之膜減小的溫度進行加熱，加熱時間，係分別設成為60秒。而且，加熱後的各晶圓W，係在乾蝕刻裝置中，使用CF4(四氟化碳)來蝕刻有機膜，並對蝕刻速率(單位：nm/分)進行測定。
圖15的曲線圖，係表示評估試驗3的結果。曲線圖的縱軸，係表示上述的蝕刻速率。評估試驗3-1、3-2、3-3、3-4，中的蝕刻速率，係分別為52nm/分、49nm/分、74nm/分、51nm/分。如前述，由於有機膜，係作為下層膜61之光罩而使用，因此，蝕刻速率雖較低者為較佳，但評估試驗3-3之有機膜，係與評估試驗3-1、3-2、3-4的有機膜比較，蝕刻速率較大。此被認為是相對於評估試驗3-1，由於在評估試驗3-3中，係因加熱溫度高，而使有機膜與氛圍中之氧氣的反應進一步進行，因此，像這樣蝕刻速率會變大。而且，已知將評估試驗3-3的結果與評估試驗3-4的結果進行比較時，以在低氧氣氛圍下進行加熱的方式，可抑制該氧化。因此，從該評估試驗3的結果，係可確認到第2實施形態的效果。

Claims (8)

  1. 一種基板處理方法，其特徵係，具備有：塗佈工程，對在表面形成有圖案的基板塗佈塗佈液而形成塗佈膜；膜去除工程，為了使塗佈膜的成分汽化並使膜厚減小，而加熱基板；及膜硬化工程，為了在與前述膜去除工程同時或前述膜去除工程後，藉由交聯反應使該塗佈膜硬化，而加熱基板，以使前述膜硬化後之塗佈膜的平均膜厚成為前述膜去除工程之前之塗佈膜的平均膜厚之80%以下的方式，進行前述膜去除工程，在進行膜去除工程及膜硬化工程後，重複進行前述塗佈工程。
  2. 如申請專利範圍第1項之基板處理方法，其中，前述膜去除工程，係包含有將前述基板周圍之氛圍的氧氣濃度設成為100ppm以下而進行加熱的工程。
  3. 如申請專利範圍第1或2項之基板處理方法，其中，前述交聯反應，係經由塗佈膜之周圍的氧氣來進行，在前述膜去除工程後，進行前述膜硬化工程，前述膜去除工程，係包含有在不引起前述交聯反應之第1氧氣濃度的氛圍下加熱基板的工程，前述膜硬化工程，係包含有以引起前述交聯反應的方 式，在高於第1氧氣濃度之第2氧氣濃度的氛圍下加熱基板的工程。
  4. 如申請專利範圍第1或2項之基板處理方法，其中，前述交聯反應，係經由塗佈膜之周圍的氧氣來進行，在前述膜去除工程後，進行前述膜硬化工程，前述膜去除工程中之基板的加熱溫度，係高於膜硬化工程中之基板的加熱溫度。
  5. 一種記憶媒體，係記憶有使用於處理基板之基板處理裝置之電腦程式的記憶媒體，其特徵係，前述電腦程式，係編入有步驟群，以便執行如申請專利範圍第1或2項之基板處理方法。
  6. 一種加熱裝置，係藉由加熱的方式，對在表面形成有包含經由周圍之氧氣而引起交聯反應的成分之塗佈膜的基板進行加熱的加熱裝置，其特徵係，具備有：處理容器，形成載置有前述基板的處理空間；加熱機構，加熱載置於前述處理空間的基板；氧氣濃度變更部，變更前述處理空間的氧氣濃度；及控制部，輸出控制訊號，以便執行：第1步驟，為了使前述塗佈膜的成分汽化並使膜厚減小，並且防止塗佈膜硬化，而在前述處理空間形成不會引起前述交聯反應之第1氧氣濃度的氛圍，加熱基板；及第2步驟，其後，為了引起前述交聯反應並使塗佈膜硬化，而在前述處理空間形成高於第1氧氣濃度之第2氧氣濃度的氛圍，加熱基板， 前述第1步驟，係以使膜硬化後之塗佈膜的平均膜厚成為進行前述第1步驟之前之塗佈膜的平均膜厚之80%以下的方式來予以進行，前述控制部，係以使前述第1步驟中之基板之加熱溫度高於前述第2步驟中之基板之加熱溫度的方式，輸出控制訊號。
  7. 如申請專利範圍第6項之加熱裝置，其中，前述氧氣濃度變更部，係具備有：氣體供給部，供給用以在基板之背面形成第1氧氣濃度之氛圍及第2氧氣濃度之氛圍的氣體並進行沖洗；及排氣部，從前述基板的表面側，對前述處理空間進行排氣。
  8. 如申請專利範圍第7項之加熱裝置，其中，前述處理容器，係具備有：容器本體；及蓋體，對於該容器本體相對地升降，在比蓋體之下端更上方，設置載置基板的載置部，前述加熱機構，係由對基板照射光而進行加熱的光照射部所構成。
TW104142305A 2014-12-26 2015-12-16 基板處理方法、記憶媒體及加熱裝置 TWI625788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-265051 2014-12-26
JP2014265051A JP6277952B2 (ja) 2014-12-26 2014-12-26 基板処理方法、記憶媒体及び加熱装置

Publications (2)

Publication Number Publication Date
TW201635376A TW201635376A (zh) 2016-10-01
TWI625788B true TWI625788B (zh) 2018-06-01

Family

ID=56165052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142305A TWI625788B (zh) 2014-12-26 2015-12-16 基板處理方法、記憶媒體及加熱裝置

Country Status (4)

Country Link
US (1) US9558960B2 (zh)
JP (1) JP6277952B2 (zh)
KR (1) KR102239203B1 (zh)
TW (1) TWI625788B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025448A (ko) * 2016-08-31 2018-03-09 세메스 주식회사 기판 처리 장치 및 방법
JP6811638B2 (ja) 2017-02-14 2021-01-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及びその装置
JP7001374B2 (ja) * 2017-06-19 2022-02-04 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜システム
CN111954923A (zh) * 2018-03-23 2020-11-17 东京毅力科创株式会社 加热处理装置和加热处理方法
JP7103418B2 (ja) * 2018-07-23 2022-07-20 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7242354B2 (ja) * 2019-03-13 2023-03-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7244411B2 (ja) * 2019-12-25 2023-03-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372842A (en) * 1992-12-14 1994-12-13 Dow Corning Toray Silicone Co., Ltd Method for the formation of a silicon oxide film
JPH1098037A (ja) * 1996-09-19 1998-04-14 Sony Corp Ｓｏｇ材料の成膜方法及びｓｏｇ材料の成膜装置
JP2000138213A (ja) * 1998-11-04 2000-05-16 Tokyo Electron Ltd 塗布膜形成装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JPH09134909A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 薄膜形成用回転塗布装置、半導体装置、及び薄膜の形成方法
JP3228714B2 (ja) * 1999-01-13 2001-11-12 東京応化工業株式会社 シリカ系被膜及びその製造方法
SG168411A1 (en) * 2000-02-01 2011-02-28 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
JP2002110665A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 塗布膜の形成方法及び半導体装置の製造方法
KR100381964B1 (ko) * 2000-11-30 2003-04-26 삼성전자주식회사 반도체 장치의 절연막 형성 방법 및 그에 의한 반도체 장치
JP2004031564A (ja) * 2002-06-25 2004-01-29 Toray Ind Inc 樹脂膜の熱処理方法
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP4034662B2 (ja) * 2003-02-12 2008-01-16 富士フイルム株式会社 液状塗着組成物の乾燥方法
JP2007250954A (ja) * 2006-03-17 2007-09-27 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP5934665B2 (ja) 2013-02-22 2016-06-15 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372842A (en) * 1992-12-14 1994-12-13 Dow Corning Toray Silicone Co., Ltd Method for the formation of a silicon oxide film
JPH1098037A (ja) * 1996-09-19 1998-04-14 Sony Corp Ｓｏｇ材料の成膜方法及びｓｏｇ材料の成膜装置
JP2000138213A (ja) * 1998-11-04 2000-05-16 Tokyo Electron Ltd 塗布膜形成装置

Also Published As

Publication number Publication date
JP2016127063A (ja) 2016-07-11
US9558960B2 (en) 2017-01-31
JP6277952B2 (ja) 2018-02-14
TW201635376A (zh) 2016-10-01
KR102239203B1 (ko) 2021-04-09
KR20160079691A (ko) 2016-07-06
US20160189974A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
TWI625788B (zh) 基板處理方法、記憶媒體及加熱裝置
KR102640367B1 (ko) 기판 처리 방법 및 열처리 장치
US8420304B2 (en) Resist coating and developing apparatus, resist coating and developing method, resist-film processing apparatus, and resist-film processing method
KR101423783B1 (ko) 기판 처리 방법 및 기판 처리 장치
TWI384533B (zh) A coating developing device, a coating developing method, and a memory medium
KR102407706B1 (ko) 기판 가열 장치, 기판 가열 방법, 기억 매체
JP2008177471A (ja) 基板の処理方法、塗布膜除去装置及び基板処理システム
US7050710B2 (en) Thermal treatment equipment and thermal treatment method
JPH10321493A (ja) レジスト膜形成方法及び基板処理装置
KR20120030058A (ko) 템플릿 처리 장치 및 임프린트 시스템
KR20110094242A (ko) 도포 현상 장치, 현상 방법 및 기억 매체
US8842257B2 (en) Substrate treatment method, substrate treatment apparatus, and non-transitory computer storage medium
JP5673523B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP4939850B2 (ja) 基板処理方法
US8852857B2 (en) Substrate treatment method
KR101300892B1 (ko) 기판의 처리 방법 및 컴퓨터 독취 가능한 기억 매체
KR20160067739A (ko) 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템
JP7129482B2 (ja) 基板処理方法及び基板処理装置
JP5655895B2 (ja) 基板処理装置及び基板処理方法
JP4807749B2 (ja) 露光・現像処理方法
WO2023276723A1 (ja) 基板処理装置及び基板処理方法
TW201939641A (zh) 基板處理系統、基板處理裝置及基板處理方法
JP5807611B2 (ja) 基板処理方法及び記憶媒体
JP2005166999A (ja) 基板の処理方法及び基板の露光時の露光量又は焦点位置の変動による基板の処理への影響を低減する方法
JP2001210584A (ja) シリル化処理装置及びシリル化処理方法