KR20070085540A - 포토레지스트 패턴을 형성하는 방법 - Google Patents

포토레지스트 패턴을 형성하는 방법 Download PDF

Info

Publication number
KR20070085540A
KR20070085540A KR1020077012129A KR20077012129A KR20070085540A KR 20070085540 A KR20070085540 A KR 20070085540A KR 1020077012129 A KR1020077012129 A KR 1020077012129A KR 20077012129 A KR20077012129 A KR 20077012129A KR 20070085540 A KR20070085540 A KR 20070085540A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
photoresist
heating
photoresist pattern
species
Prior art date
Application number
KR1020077012129A
Other languages
English (en)
Inventor
크리스토퍼 제이. 스미스
스티븐 엠. 휴즈
카산드라 엠. 조단 호크
아만다 엠. 크롤
앤드류 지. 나기
폴 엠. 와인바거
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Priority to KR1020077012129A priority Critical patent/KR20070085540A/ko
Publication of KR20070085540A publication Critical patent/KR20070085540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

포토레지스트 패턴을 형성하는 방법이, 응축성 종들을 갖는 반도체 웨이퍼를 화학적으로 필터링된 포토리소그래피 시스템 내에 놓는 단계와, 상기 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 반도체 웨이퍼로부터 상기 화학적 종들을 디소브하는 단계를 포함한다. 화학적 종들을 디소브한 후에 상기 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 반도체 웨이퍼에 포토레지스트가 가해진다. 다음으로, 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 포토레지스트를 에너지에 노출시켜 포토레지스트 패턴을 형성한다.
포토레지스트 패턴, 응축성 종, 반도체 웨이퍼, 애쉬 공정

Description

포토레지스트 패턴을 형성하는 방법{METHOD FOR FORMING A PHOTORESIST PATTERN}
본 발명은 일반적으로 포토레지스트 패턴에 관한 것인데, 더 특정하게는 포토레지스트 패턴을 형성할 때에 응축성 종들(condensable species)을 제거하는 것에 관한 것이다.
반도체 디바이스의 피쳐(feature)들을 형성하는 한 공통 방법은 반도체 디바이스 위에 포토레지스트 패턴을 형성하고 이 패턴을 그 아래에 깔린 층들에 복사(reproduce)하는 것이다. 포토레지스트 패턴의 임의의 결함이 그 아래에 깔린 층들에 전사될 것이고, 이는 수율을 감소시킬 것이다. 따라서, 포토레지스트 패턴이 최소의 결함을 갖는 소망 패턴을 갖는 것이 중요하다. 발생할 수 있는 하나의 결함은 넓고 조밀한 비아 어레이에서 하나의 비아 또는 부분적 비아의 부존재일 수 있고, 이는 수율을 바람직하지 않게 감소시킨다.
종종, 이 결함들은 공정에서 생기는 오염에 의해 형성된다. 이런 오염을 줄이기 위해서, 포토레지스트가 퇴적되기 전에 애쉬 공정(ash process)이 전형적으로 수행되어 반도체 웨이퍼를 세정한다. 그러나, 전체적인 및 부분적인 비아 모두가 종종 여전히 손실된다. 따라서, 넓고 조밀한 비아 어레이에서 비아 손실을 방지하 여 수율을 증가시킬 필요가 존재한다.
본 발명은 예시적인 방식으로 제시되고 첨부하는 도면에 의해서 국한되는 것은 아닌데, 이 도면에서는 유사한 참조 부호들은 유사한 구성요소들을 표시한다.
도 1은 본 발명의 실시예에 따라서 포토레지스트 패턴을 형성하는 공정 흐름을 예시한 도면이다.
당업자는 도면에서의 엘리먼트들이 간략화 및 명료성을 기하도록 예시된 것이고, 반드시 척도에 맞추어져 도시된 것은 아니라는 점을 알 것이다. 예를 들어, 도면에서의 몇몇 엘리먼트의 치수는 본 발명의 실시예들을 이해하는 데에 도움을 주도록 그외의 엘리먼트와 비교하여 과장되게 도시되었다.
본 발명자들은 공기 운반 분자 오염(molecular airborne contamination)으로부터 비아 로케이션(via location)에서 발생하는 레지스트 포이즈닝(resist poisoning)으로 인하여 비아들의 일부분 또는 전체의 비아들 자체가 크고 조밀한 어레이들로부터 손실된다는 점을 발견하였다. 응축성 종들의 존재는 산을 중성화하고 포토레지스트가 조사선(radiation)에 노출되었을 때 광화학적 반응의 증폭(amplification)을 감소시킴으로써 레지스트 포이즈닝을 야기한다. 종래 기술이 애쉬 공정을 사용하여 유기 물질들과 응축성 종들을 반도체 웨이퍼로부터 세정하는데, 본 발명자들은 애쉬 공정만으로는 충분치 않다는 점을 발견하였다. 더욱이, 본 발명자들은 SMIF Pod(Standard Mechanical Interfaces Pod)와 같은 컨테이너 내에 반도체 웨이퍼들을 담고 있는 것은 조밀한 에어리어들에서 전체적인 또는 부분적인 비아들의 손실을 방지하는 데에 충분치 않은데, 이는 레지스트 포이즈닝을 일으키는 바람직하지 않은 응축성 종들이 컨테이너 속으로 누설될 수 있기 때문이다. 이 문제는 반도체 웨이퍼(들)가 컨테이너에 오래 남아 있을수록 그리고 포토레지스트 층이 가해지도록 처리되지 않을 때 더 심각해진다.
비아의 인쇄적성(printability)을 방지하기 위해서, 응축성 종들은 화학적 필터링된 환경 내에서 디소브(desorb)되고, 반도체 웨이퍼를 응축성 종들이 형성될 수 있는 환경에 노출시키지 않고서 포토레지스트가 반도체 웨이퍼 상에 퇴적된다. 도 1에 도시된 본 발명의 실시예를 참조해 보면, 이 공정의 더 자세히 이해를 도모할 수 있을 것이다.
먼저, 반도체 웨이퍼(12)가 플라즈마 환경에 노출되는데, 이는 일 실시예에서 애쉬 공정(14)이 된다. 반도체 웨이퍼(12)는 임의 치수(예로, 200 또는 300 밀리미터 웨이퍼)의 웨이퍼일 수 있고, 임의 유형의 웨이퍼, 예를 들어 단결정질 실리콘, 갈륨 게르마늄, 실리콘-온-인설레이터(SOI) 등과 같은 것이 될 수 있거나 이런 것들의 결합이 될 수 있다. 더욱이, 반도체 웨이퍼(12)는, 포토레지스트 층이 사용되는 반도체 디바이스의 제조 흐름에서의 임의의 단계에서의 웨이퍼일 수 있다. 예를 들어, 반도체 웨이퍼(12)는 비아 또는 게이트를 형성하는 데에 포토레지스트가 필요한 단계에서의 웨이퍼일 수 있다. 따라서, 반도체 웨이퍼(12)는 그 위에 및 그 내에 형성된, 많은 층들 및 잠재적으로 평탄한(potentially even) 반도체 디바이스들을 가질 수 있다.
애쉬 단계(14)에서, 산소 플라즈마는 유기 물질 및 응축성 종들을 제거하는데에 사용된다. 종래 기술에서는 이 공정이 공기 운반 분자 오염을 막아낸다고 여겼으나, 본 발명자는 반도체 웨이퍼가 포토리소그래피 도구 쪽으로 수송될 때 응축성 종들이 반도체 웨이퍼 상에 재퇴적된다는 점을 발견하였다. 더욱이, 애쉬 도구가 포토리소그래피 도구의 일부분일지라도, 응축성 종들이 반도체 웨이퍼 상에 여전히 형성될 수 있고, 따라서 이런 종들을 디소브하는 것이 여전히 필요할 수 있다. 만일 애쉬 단계(14)와 차순의 제1 가열 공정(16) 간의 시간이 너무 크다면(예를 들어, 대략 6 시간보다 크거나 또는 대략 4시간보다 큼), 반도체 웨이퍼(12)가 애쉬 단계(14) 후에 대기하는 시간 동안에 너무나 많은 오염물이 반도체 웨이퍼(12) 상에 형성되므로, 애쉬 단계(14)를 반복하는 것이 요구될 수 있다.
여기서 사용하는 바로는, 응축성 종들은 포토리소그래피 공정과 화학적으로 간섭하는 임의의 공기 운반 분자일 수 있다. 응축성 종들은 여기서 입자들로 지칭되는 것들과 구별될 수 있다. 입자들은 포토리소그래피 공정과 기계적으로 간섭할 수 있는 물질이다. 종종, 입자들은 이들이 제조 환경에서 도구 또는 다른 장치로부터 반도체 웨이퍼 상으로 낙하하여 반도체 웨이퍼 상에 있게 된다. 응축성 종들은 디옥틸 프탈레이트(dioctyl phtalate, DOP)인데 그 화학식은 C6H4(COOC8H17)2 이고, 그 구조는 이하와 같이 예시될 수 있다.
Figure 112007039385223-PCT00001
또한, 응축성 종들은 NH3의 화학식을 갖는 암모니아, 또는 C5H9NO의 화학식을 갖는 n-메틸-2-피로리돈(n-methyl-2-pyrrolidone, NMP)와 같은 아민(amine)들을 포함할 수 있는데, 이들은 이하와 같이 그 구조가 예시될 수 있다.
Figure 112007039385223-PCT00002
또한, 응축성 종들은 교호하는 실리콘 및 산소 원자들의 백본(backbone)을 갖는 실로세인(siloxane)들과 같은 그외의 화학 물질을 포함할 수 있다. 메틸, 페닐 또는 비닐과 같은 유기 기(organic group)들이 실리콘에 부착될 수 있다. 예를 들어, 폴리 디-에틸 실로세인(Poly Di-Ethyl Siloxane)과 같은 것이 실로세인이다.
응축성 종들을 열적으로 디소브하기 위해서, 반도체 웨이퍼가 화학적으로 필터링된 환경(10) 하에 놓여 지는데, 이는 일 실시예에서 도구 내의 공기를 화학적으로 필터링하여 포토리소그래피 도구 바깥의 환경보다 더 순수해지도록 하는 포토리소그래피 도구이다. 화학적으로 필터링된 환경(10) 내에서, 반도체 웨이퍼(12)가 프리 베이크(pre-bake)라고 불리는 제1 가열 공정(16)에 노출된다. 일 실시예에서, 가열 공정(16)은 대략 150℃ 보다 크거나 또는 그와 동등한 온도에서, 더 특정하게는 170℃ 보다 크거나 그와 동등한 온도에서, 좀 더 특정하게는 180℃ 보다 크거나 그와 동등한 온도에서 수행된다. 그러나, 180℃ 보다 크거나 그와 동등한 온도는, 온도의 증가가 어떤 개선도 이루지 못하면서 더 많은 에너지를 바람직하지 않게 요구하여 제조 비용을 증가시킬 것이므로, 필요하지 않을 수 있다. 따라서, 일 실시예에서, 가열 온도는 대략 150℃에서 180℃ 사이, 더 특정하게는 170℃에서 180℃ 사이가 된다. 일 실시예에서, 여기의 모든 가열 단계들은 핫 플레이트를 이용하여 반도체 웨이퍼(12)를 가열하고 앞서 규정된 온도는 핫 플레이트에서 또는 그 근처에서 측정된 온도이다. 가열 시간은 공정의 그외의 단계의 타이밍에 근거하여 선택될 수 있다. 예컨대, 만일 그외의 반도체 웨이퍼들이 대략 60초 후에 공정의 다른 단계로 수송되었다면 대략 60초가 바람직할 것이다. 일 실시예에서, 이 60초는 챔버가 대략 일정 온도에 있는 시간이다; 다른 말로 하면, 60초가 온도의 램핑 업(ramping up)과 램핑 다운을 포함하지 않는다. 가열 공정을 가능한대로 그외의 공정 단계에 대략 동등하도록 타이밍하는 것은, 반도체 웨이퍼(12)가 가열 단계 후에 다음 단계를 기다려야 하는 것을 방지하고 또한 가열 공정이 공정에서의 병목 현상(즉, 가장 느린 단계가 되는 것)을 일으켜서 전체적 공정 진행을 느리게 하는 것을 방지한다.
제1 가열 단계(16) 후에, 냉각 단계(17)가 필요할 수 있다. 사용된 포토리소그래피 도구는 반도체 웨이퍼(12)를 핫 챔버 내에서 제거하거나 이곳에 놓는 데에 사용될 수 있는 로봇 암(hot robotic arm) 및 반도체 웨이퍼(12)를 냉각 챔버 내에서 제거하거나 이곳에 놓는 데에 사용될 수 있는 다른 로봇 암(cool robotic arm)을 가질 수 있다. 핫 로봇 암이 가열 단계(16)에서 챔버에 진입할 수 있지만, 포토리소그래피 도구는 핫 로봇 암이 접착 단계(18)에서 챔버에 진입하는 것을 막을 수 있는데, 그 이유는 이것이 접착 단계(18)를 위해 뜨거운 반도체 웨이퍼(12)를 챔버에 두는 것은 안전상 위험이 있을 수 있기 때문이다. (접착층은 뜨거운 반도체 웨이퍼 상에서 퇴적될 때 휘발할 수 있다.) 따라서, 냉각 단계(17)가 사용되어 반도체 웨이퍼(12)를 냉각할 수 있다. 핫 로봇 암은 반도체 웨이퍼(12)를 가열 단계(16)를 위한 챔버로부터 냉각 단계(17)를 위한 챔버로 수송할 수 있어야 한다. 이후에 쿨 로봇 암이 냉각된 반도체 웨이퍼를 접착 단계(18)로 수송할 수 있다. 일 실시예에서, 냉각된 반도체 웨이퍼는 이것이 대략 실내 온도(대략 21℃)에 도달할 때까지 냉각된다. 일 실시예에서, 반도체 웨이퍼(12)는 대략 45초 동안 냉각된다. 일 실시예에서, 모든 냉각 단계들이 차가운 판 또는 냉각 판을 사용하여 여기서 수행된다. 그러나, 가열 단계(16)에서와 같이, 그 시간은 특정한 전체적 포토리소그래피 공정에 맞추어서 선택될 수 있다.
반도체 웨이퍼(12)를 냉각한 후에 반도체 웨이퍼(12)가 로봇 암에 의해 일 실시예에서 접착 단계(18)로 수송되는데, 여기서 로봇 암은 쿨 로봇 암이기가 쉽다. 접착 단계(18) 동안에, 프리-레지스트 코팅 또는 접착층이 반도체 웨이퍼(12) 상에 퇴적되어 접착성을 향상시킨다. 일 실시예에서, 접착층은 헥사메틸디실라젠(hexamethyldisilazane,HMDS)와 같은 실리레이팅 프라이밍 에이전트(a silylating priming agent)이다. HMDS는 화학적으로 반응하여 임의의 표면 OH 기들을 제거한다. 열의 존재로 인해, HMDS는 산소와 반응하여 반도체 웨이퍼(12)에 본딩하는 트리메틸실릴(trimethylsilyl, Si[CH3]3)을 형성한다. 일 실시예에서, 접착 단계(18)의 온도는 대략 100℃이거나 그보다 큰데, 예를 들어 대략 120℃가 된다. 일 실시예에서, 접착 단계는 대략 50 내지 70 초 동안에 이뤄지고, 더 양호하게는 대략 60초 동안에 이뤄진다.
반도체 웨이퍼(12) 상에 접착층을 형성한 후에, 반도체 웨이퍼(12)는 냉각되어 다음 순서에 가해지는 포토레지스트의 버블링(bubbling) 및 용융을 방지할 수 있다. 따라서, 반도체 웨이퍼(12)는 일 실시예에서 쿨 로봇 암에 의해 제2 냉각 단계(20)를 위한 챔버로 수송될 수 있다. 일 실시예에서, 반도체 웨이퍼(12)는 대략 45초 동안에 대략 실내 온도로 냉각된다.
냉각된 후에, 반도체 웨이퍼(12)는 예를 들어 로봇 암 중의 하나에 의해 레지스트를 가하는 단계(22)로 수송된다. 일 실시예에서, 레지스트를 가하는 단계(22)에서, 레지스트는 반도체 웨이퍼(12) 상으로 스핀 코팅된다. 레지스트 용액이 디스펜서(23)로부터 반도체 웨이퍼(12)로 가해진 후에, 반도체 웨이퍼(12)는 스핀되거나 회전되어서 레지스트가 전체 반도체 웨이퍼(12)로 균일하게 가해지게 된다. 이 스피닝(spinning)은 포토레지스트가 실질적으로 건조될 때까지 지속될 수 있다. 만일 반도체 웨이퍼(12)의 주변부를 따라 건조된 포토레지스트의 비드(bead)가 생긴다면, 건조된 포토레지스트는 비드가 오염 문제를 일으킬 수 있는 입자들을 플레이킹 오프(flaking off)하거나 생성하는 것을 회피하도록 제거되어야만 한다. 일 실시예에서, 디프 울트라 비이올렛(DUV) 레지스트와 같은 화학적으로 증폭된 포토레지스트가 사용될 수 있다. 또한, ESCAP(environmentally safe/stable chemically altered photoresist)가 사용될 수 있다; 그러나, 임의의 포토레지스트 재료가 사용될 수도 있다.
포토레지스트를 가한 후에, 반도체 웨이퍼(12)는 예를 들어 로봇 암에 의해 제2 가열 단계(24)로 수송되는데, 이 가열 단계는 소프트 베이크 또는 포스트 어플라이 베이크라고 지칭된다. 소프트 베이크는 포토레지스트의 분자들을 교차 결합하기 위해서 수행된다. 소프트 베이크는 또한 포토레지스트로부터 임의의 용제를 제거할 수 있고 포토레지스트에서의 스트레스를 감소시킴으로써 포토레지스트의 접착력을 향상시킬 수 있다. 일 실시예에서, 소프트 베이크는 대략 60 초 동안에 대략 130℃ 의 온도로 수행된다; 그러나, 그외의 온도 및 시간이 사용될 수도 있다.
소프트 베이크 후에 반도체 웨이퍼(12)는 냉각되어서, 이것이 취급의 용이성과 같은 여러 필요를 위해 차순의 공정 동안에 너무 높은 온도가 되지 않도록 할 수 있다. 따라서, 반도체 웨이퍼(12)는 제3 냉각 단계(26)를 위한 챔버에 수송될수 있다. 일 실시예에서, 반도체 웨이퍼(12)는 대략 45초 동안에 대략 실내 온도로 냉각된다.
일 실시예에서, 스테퍼(stepper) 또는 스캐너는 한 번에 한 에어리어씩 반도체 웨이퍼(12)를 정렬하고 노출시키도록 사용된다. 예를 들어, 반도체 웨이퍼(12)는 특정 에어리어(보통은 레티클 필드라고 불림)에서 정렬되고 노출될 수 있고, 이후에 스테퍼 단계 또는 스캐너 단계는 반도체 웨이퍼(12)를 도구의 적합한 위치들로 이동시켜서 다른 에어리어가 정렬되고 노출되도록 한다. 따라서, 일단 스테퍼가 반도체 웨이퍼(12)를 정렬하였다면, 반도체 웨이퍼(12)는 다음에 노출될 것이다.
정렬 및 노출 단계(30) 후에, 마스크(31)는 반도체 웨이퍼(12) 위에 놓이고 조사선이 사용되어 마스크(31)의 패턴에 기초하여 포토레지스트를 노출시킨다. 조사선은 포토레지스트의 광화학적 반응 또는 변환을 일으킨다. 만일 레지스트 포이즈닝이 일어난다면, 반응의 증폭이 감소될 것이다. 이 조사는 248 또는 193nm 파장을 갖는 광과 같은 임의의 소망 조사일 수 있다. 반도체 웨이퍼(12)의 일 에어리어가 스테퍼에서 노출된 후에, 반도체 웨이퍼(12)의 또 다른(보통은 인접한) 영역을 노출시키기 위해서 스테퍼는 이후 마스크를 반도체 웨이퍼(12)에 대하여 이동시킨다. 정렬 및 노출 단계(30) 시에 스테퍼를 사용하는 것이 반복되어 결국은 노출된 에어리어 그리드를 생성한다.
제3 가열 단계(32)(이는 포스트 노출 베이크라고 지칭됨)가 반도체 웨이퍼(12)의 모든 바라는 에어리어들이 노출된 후에 수행된다. 포스트 노출 베이크는 산 촉매(acid catalyst)를 자극(excite)하여 포토레지스트 내에 잠상(latent image)을 형성한다. 일 실시예에서, 포스트 베이크 노출은 대략 60초 동안에 대략 130℃ 의 온도로 수행된다.
잠상이 포스트 노출 베이크에서 형성된 후에, 반도체 웨이퍼(12)가 냉각될 수 있다. 따라서, 반도체 웨이퍼(12)는 제4 냉각 단계(34)를 위한 챔버로 수송될 수 있다. 일 실시예에서, 반도체 웨이퍼(12)는 대략 45초 동안에 대략 실내 온도로 냉각된다.
잠상이 포토레지스트에서 최종 이미지가 되기 위해서, 반도체 웨이퍼(12)는 제4 냉각 단계(34)에서 냉각된 후에 현상 단계(36)를 겪는다. 일 실시예에서, 현상 단계(36)는 노즐(37)이 현상제(39)를 반도체 웨이퍼(12) 상으로 뿌리는 스프레이 현상 시스템을 이용하여 수행된다. 도시되지는 않았으나, 다음 순서의 린스, 건조 및 가열 공정들이 현상 단계(36) 후에 수행되어 현상제를 제거한다.
최종 이미지가 포토레지스트에 형성된 후에, 반도체 웨이퍼(12)는 화학적으로 필터링된 환경(10)을 벗어날 것이다. 일 실시에에서, 최종 이미지가 바라는 대로 나왔는지를 검증하기 위해서, 애프터 현상 검사(ADI)(40)이 수행된다. ADI(40)동안에, 광학 현미경, SEM 또는 레이저 시스템과 같은 도구가 사용되어 포토레지스트 패턴을 검사하게 된다. 검사 동안에 판정될 수 있는 포토레지스트의 특성은 막의 품질, 이미지 품질, 및 결함을 포함한다. 예를 들어, 비아의 조밀한 어레이가 검사되어 임의의 비아 또는 비아의 부분들이 손실되었는지를 판정한다. 만일 포토리소그래피 공정의 결과가 수용할만한 것이라면(예를 들어, 모든 비아들이 조밀한 어레이에 존재한다면), 반도체 웨이퍼(12)가 다음의 공정을 위해 보내지는데, 여기서 포토레지스트 패턴이 그 아래에 놓인 층들을 에칭하기 위해 사용될 것이다. 만일 이 패턴이 수용할만한 것이 아니라면, 포토레지스트 층은 제거될 수 있고(스트립될 수 있고) 포토리소그래피 공정이 반복될 수 있다.
이제, 자리 잡은 응축성 종들과 같은 공기 전달 오염물을 열적으로 디소브하는 방법이 제공된 것을 알 것이다. 더욱이, 반도체 웨이퍼는 오염으로부터 해방된 환경 하에서 처리되어 오염에 의해 비아가 손실될 가능성을 크게 감소시키거나 제거한다. 비아 (또는 그외의 포토리소그래피 패턴 또는 패턴 부분) 손실의 감소로 인해 수율이 증가한다.
앞의 명세서에서, 본 발명은 특정 실시예들을 참조하여 기술되었다. 그러나, 당업자는 여러 변경 및 변화들이 다음의 청구범위에서 제시된 본 발명의 범위를 벗어나지 않고서 이루어질 수 있음을 알 것이다. 그에 따라, 본 명세서 및 도면은 제한적인 의미로 기술된 것이 아니고, 예시적인 의도로 쓰인 것이며, 모든 그런 변형들도 본 발명의 범위 내에 들도록 의도하였다. 발명의 효과, 그외의 이점 및 문제에 대한 해법이 특정 실시예를 들면서 앞서 제시되었다. 그러나, 발명의 효과, 그외의 이점, 문제에 대한 해법 및 임의의 효과, 이점 또는 해법이 이루어지도록 하거나 더 표명되도록 하는 임의의 요소(들)가 임의의 청구범위 또는 모든 청구범위에 있어서 가장 중요하거나 요구되거나 또는 근본적인 특징 또는 구성요소로 반드시 해석해야 하는 것이 아님을 알 것이다.
또한, 명세서 및 청구범위에서, "프런트(front)", "백(bac)k", "톱(top)", "보텀(bottom)","오우버(over)", "언더(under)" 및 그와 같은 용어들은 설명적 목적으로 쓰인 것일 뿐이고, 반드시 영구적인 상대적 위치를 기술하기 위해 쓰인 것으로 해석해서는 안 된다. 여기 사용된 용어들은 적합한 상황 하에서는 대체가능한 것이어서, 여기 기술된 본 발명의 실시예들은 예를 들어 여기 예시된 또는 그외의 식으로 여기 설명될 수 있는 그외의 오리엔테이션에서도 동작할 수 있다. 여기서 사용하한 바로는, "포함한다(comprises)", "포함함(comprising)" 또는 이것의 임의의 다른 변형 용어는 비 배타적으로 포함하는 경우를 포괄하기 위해 쓰인 것이어서, 구성요소 리스트를 포함하는 공정, 방법, 아티클, 또는 장치가 그런 구성요소들만을 포함하는 것은 아니며, 이런 공정, 방법, 아티클 또는 장치에 명시적으로 리스팅되지 않았거나 이것에 원래적인 그외의 구성요소들을 포함할 수도 있다. 여기서 사용하는 대로의 용어 "그(a)", "그(an)" 는 하나 또는 하나 이상의 의미로 정의된다.

Claims (16)

  1. 포토레지스트 패턴을 형성하는 방법으로서,
    반도체 웨이퍼를 제공하는 단계와,
    상기 반도체 웨이퍼를 플라즈마 환경에 노출시키는 단계와,
    상기 반도체 웨이퍼를 상기 플라즈마 환경에 노출시킨 후에 응측성 종들(condensable species)을 상기 반도체 웨이퍼의 상부 표면으로부터 디소브(desorb)하는 단계와,
    상기 응축성 종들을 디소브하는 단계 후에 상기 반도체 웨이퍼의 상부 표면에 포토레지스트를 가하는 단계와,
    상기 포토레지스트를 에너지에 노출시켜 포토레지스트 패턴을 형성하는 단계
    를 포함하는 포토레지스트 패턴 형성 방법.
  2. 제1항에 있어서, 상기 응축성 종들을 디소브하는 단계는 상기 반도체 웨이퍼를 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  3. 제2항에 있어서, 상기 반도체 웨이퍼를 가열하는 단계는 상기 반도체 웨이퍼를 대략 150℃보다 큰 온도로 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  4. 제2항에 있어서, 상기 반도체 웨이퍼를 가열한 후에 및 상기 포토레지스트를 상기 반도체 웨이퍼에 가하기 전에 상기 반도체 웨이퍼를 냉각하는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
  5. 제1항에 있어서, 상기 반도체 웨이퍼를 가열한 후에 및 상기 포토레지스트를 상기 반도체 웨이퍼의 상부 표면에 가하기 전에 접착층을 퇴적하는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
  6. 제1항에 있어서, 상기 응축성 종들을 디소브하는 단계와 상기 포토레지스틀 가하는 단계와 상기 반도체 웨이퍼를 에너지에 노출시키는 단계는, 화학적으로 필터링된 포토리소그래피 시스템 내에서 수행되는 포토레지스트 패턴 형성 방법.
  7. 포토레지스트 패턴을 형성하는 방법으로서,
    응축성 종들을 갖는 반도체 웨이퍼를 화학적으로 필터링된 포토리소그래피 시스템 내에 놓는 단계와,
    상기 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 반도체 웨이퍼로부터 상기 화학적 종들을 디소브하는 단계와,
    상기 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 화학적 종들을 디소브한 후에 상기 반도체 웨이퍼에 포토레지스트를 가하는 단계와,
    상기 화학적으로 필터링된 포토리소그래피 시스템 내에서 상기 포토레지스트 를 에너지에 노출시켜 포토레지스트 패턴을 형성하는 단계
    를 포함하는 포토레지스트 패턴 형성 방법.
  8. 제7항에 있어서, 상기 응축성 종들을 디소브하는 단계는 상기 반도체 웨이퍼를 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  9. 제8항에 있어서, 상기 반도체 웨이퍼를 가열하는 단계는 상기 반도체 웨이퍼를 대략 150℃보다 큰 온도로 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  10. 제7항에 있어서, 상기 반도체 웨이퍼를 가열한 후에 및 상기 포토레지스트를 상기 반도체 웨이퍼의 상부 표면에 가하기 전에 접착층을 퇴적하는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
  11. 제7항에 있어서, 상기 화학적 종들을 디소브하기 전에 상기 반도체 웨이퍼를 플라즈마 환경에 노출시키는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
  12. 포토레지스트 패턴을 형성하는 방법으로서,
    응축성 종들을 갖는 반도체 웨이퍼를 제공하는 단계와,
    상기 반도체 웨이퍼를 가열하여 응축성 종들을 디소브하는 단계 - 상기 가열 은 도구(tool) 내에서 일어남 - 와,
    포토레지스트를 상기 도구 내의 상기 반도체 웨이퍼에 가하는 단계와,
    상기 포토레지스트를 에너지에 노출시켜 포토레지스트 패턴을 형성하는 단계
    를 포함하는 포토레지스트 패턴 형성 방법.
  13. 제12항에 있어서, 상기 응축성 종들을 디소브하는 단계는 상기 반도체 웨이퍼를 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  14. 제13항에 있어서, 상기 반도체 웨이퍼를 가열하는 단계는 상기 반도체 웨이퍼를 대략 150℃보다 큰 온도로 가열하는 단계를 포함하는 포토레지스트 패턴 형성 방법.
  15. 제12항에 있어서, 상기 반도체 웨이퍼를 가열한 후에 및 상기 포토레지스트를 상기 반도체 웨이퍼의 상부 표면에 가하기 전에 접착층을 퇴적하는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
  16. 제12항에 있어서, 상기 화학적 종들을 디소브하기 전에 상기 반도체 웨이퍼를 플라즈마 환경에 노출시키는 단계를 더 포함하는 포토레지스트 패턴 형성 방법.
KR1020077012129A 2007-05-29 2004-11-30 포토레지스트 패턴을 형성하는 방법 KR20070085540A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077012129A KR20070085540A (ko) 2007-05-29 2004-11-30 포토레지스트 패턴을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077012129A KR20070085540A (ko) 2007-05-29 2004-11-30 포토레지스트 패턴을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20070085540A true KR20070085540A (ko) 2007-08-27

Family

ID=38613197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012129A KR20070085540A (ko) 2007-05-29 2004-11-30 포토레지스트 패턴을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20070085540A (ko)

Similar Documents

Publication Publication Date Title
US9223220B2 (en) Photo resist baking in lithography process
US6763608B2 (en) Method of transporting a reticle
US6467976B2 (en) Coating and developing system
JPH10223740A (ja) チャック洗浄を用いて基板上の粒子を減少させる方法
KR20200068565A (ko) 보호 조성물 및 포토레지스트 패턴의 형성 방법
JP3648129B2 (ja) 塗布現像処理方法及び塗布現像処理システム
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
US20080003837A1 (en) Substrate processing method and semiconductor device manufacturing method carried out in a lithographic process
JP6916731B2 (ja) 基板の撥水化方法、表面処理剤、及び基板表面を洗浄液により洗浄する際の有機パターン又は無機パターンの倒れを抑制する方法
US20200341390A1 (en) Processing apparatus and method thereof
JP2006066749A (ja) 半導体集積回路装置の製造方法
TWI788434B (zh) 光罩圖案形成方法、記憶媒體及基板處理裝置
KR20070085540A (ko) 포토레지스트 패턴을 형성하는 방법
WO2006060015A1 (en) Method for forming a photoresist pattern
JP2001319845A (ja) 塗布現像処理システム
WO2013051383A1 (ja) フォトレジストパターン形成方法及びエッチングマスク形成方法
US11127583B2 (en) Method of treating semiconductor substrate
TWI457722B (zh) 微影設備配置及提升半導體工件製程生產率的方法
KR20230172941A (ko) EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법
KR100646493B1 (ko) 반도체 제조용 트랙 장비의 배이크 모듈 및 세정 방법
JPH05102117A (ja) ウエーハ処理方法及びウエーハ処理装置
KR20060057107A (ko) 반도체 스피너 장비
JPH0425118A (ja) 半導体装置の製造方法
JP2008311578A (ja) 基板処理方法および基板処理装置
KR20040052415A (ko) 반도체 소자 제조를 위한 포토 리소그래피 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application