KR20230172941A - EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법 - Google Patents

EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20230172941A
KR20230172941A KR1020220073721A KR20220073721A KR20230172941A KR 20230172941 A KR20230172941 A KR 20230172941A KR 1020220073721 A KR1020220073721 A KR 1020220073721A KR 20220073721 A KR20220073721 A KR 20220073721A KR 20230172941 A KR20230172941 A KR 20230172941A
Authority
KR
South Korea
Prior art keywords
flow rate
wafer
gas
bake
bake chamber
Prior art date
Application number
KR1020220073721A
Other languages
English (en)
Inventor
황영호
임상현
임재홍
허석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220073721A priority Critical patent/KR20230172941A/ko
Priority to US18/210,374 priority patent/US20230411155A1/en
Priority to CN202310717086.9A priority patent/CN117253786A/zh
Publication of KR20230172941A publication Critical patent/KR20230172941A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

예시적인 실시예들에 따른 상기 반도체 소자 제조 방법은, 웨이퍼 상에 포토레지스트를 제공하는 단계; 상기 포토레지스트의 산소 용해도를 포화시키도록 산소를 함유하는 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 및 상기 베이크 챔버 내에서 상기 웨이퍼에 베이크 공정을 수행하는 단계를 포함할 수 있다.

Description

EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법{Semiconductor device manufacturing method using EUV}
본 발명의 기술적 사상은 EUV를 이용한 반도체 소자 제조 방법에 관한 것이다.
반도체 소자를 반도체 기판 상에 구현하기 위해, 노광 및 현상 공정을 포함하는 포토리소그래피 기술이 이용된다. 최근 반도체 소자의 다운 스케일링 경향에 따라 반도체 기판 상에 미세한 포토레지스트 패턴을 형성함에 있어, 극자외선(extreme ultraviolet, EUV) 광이 노광 장치의 광원으로 사용되고 있다.
여기서, 포토레지스트가 웨이퍼 상에 도포된 경우, 노광 후 베이크 공정에서 상기 포토레지스트의 수분 노출 정도에 따라 반도체 제품의 불량 정도가 달라질 수 있다. 따라서, 베이크 공정의 딜레이 시간 동안 반도체 제품의 불량 정도를 최소화 할 수 있는 반도체 소자 제조 방법이 필요하다.
본 발명의 기술적 사상이 해결하려는 과제는 노광 후 베이크 공정까지의 딜레이(Post Exposure Delay, PED)에 의한 웨이퍼의 변화를 방지함으로써, 웨이퍼 처리의 신뢰성을 향상시킬 수 있는 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한, 예시적인 실시예들에 따르면 반도체 소자 제조 방법이 제공된다. 상기 반도체 소자 제조 방법은, 웨이퍼 상에 포토레지스트를 제공하는 단계; 상기 포토레지스트의 산소 용해도를 포화시키도록 산소를 함유하는 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 및 상기 베이크 챔버 내에서 상기 웨이퍼에 베이크 공정을 수행하는 단계를 포함한다.
다른 예시적인 실시예들에 따른 반도체 소자 제조 방법은, 50mJ 내지 60mJ의 노광량으로 웨이퍼를 노광하는 단계; 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 노광된 상기 웨이퍼를 상기 베이크 챔버에 로딩함으로써 베이크 공정을 수행하는 단계; 및 상기 베이크 공정이 수행된 상기 웨이퍼를 현상하는 단계를 포함한다.
다른 예시적인 실시예들에 따른 반도체 소자 제조 방법은 웨이퍼 상에 포토레지스트를 제공하는 단계; 산소를 함유하는 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 및 상기 베이크 챔버 내에서 상기 웨이퍼에 제1 베이크 공정을 수행하는 단계; 를 포함하고, 상기 제1 베이크 공정을 수행하는 단계에서, 상기 베이크 챔버의 내부 가스는 배기되지 않도록 구성된다.
본 발명의 기술적 사상에 따르면, 베이크 챔버 내를 온도 및 습도를 모니터링하고, 온도 및 습도에 따라 산소 함유 가스의 유량을 최적화할 수 있다. 이에 따라, 노광 전 딜레이(PED, Post Exposure Delay)로 인한 반도체 제품의 불량을 방지할 수 있는바, 웨이퍼 처리의 균일성을 제고할 수 있다.
도 1는 일부 실시예들에 따른 반도체 소자 제조 시스템(11)을 설명하기 위한 평면도이다.
도 2는 일부 실시예들에 따른 반도체 소자 제조 방법을 설명하기 위한 흐름도이다.
도 3은 일부 실시예들에 따른 노광 후 베이크 공정을 수행하는 방법을 설명하기 위한 순서도이다.
도 4는 웨이퍼(W)에 대한 노광 후 베이크 공정 전까지의 딜레이(Post Exposure Delay, PED)에 따른 공정 임계 치수(CD, Critical Dimension) 변화를 설명하기 위한 그래프이다.
도 5는 예시적인 실시예들에 따른 반도체 소자 제조 방법의 효과를 설명하기 위한 그래프이다.
도 6은 다른 예시적인 실시예들에 따른 반도체 소자 제조 방법에 의한 실험예를 개략적으로 도시한 그래프이다.
도 7은 다른 예시적인 실시예들에 따른 유량 조절 및 배기 조절 방법에 의한 실험예를 개략적으로 도시한 그래프이다.
도 8은 다른 실시예들에 따른 복수의 베이크 챔버(110)를 제어하는 반도체 소자 제조 시스템(11)을 설명하기 위한 평면도이다.
도 9는 일부 실시예들에 따른 베이크 장치를 설명하기 위한 개략적인 사시도이다.
도 10는 일부 실시예들에 따른 베이크 장치를 포함하는 시스템을 설명하기 위한 블록도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어 표현되었고, 이에 따라 실제의 형상 및 비율과 다소 상이할 수 있다.
도 1는 일부 실시예들에 따른 반도체 소자 제조 시스템(11)을 설명하기 위한 평면도이다.
도 1를 참조하면, 반도체 소자 제조 시스템(10) 제1 및 제2 가스 공급 장치들(162, 164), 온도 제어기(190), 제어기(160), 질량 유량 제어기(166) 및 반도체 소자 제조 장치(100) 을 포함할 수 있다.
여기서, 반도체 소자 제조 장치(100)는 베이크 챔버(110), 제1 및 제2 히팅 플레이트들(142, 144), 습도 측정 장치(150), 가스 공급관(170) 및 배기관(180)을 포함할 수 있다.
베이크 챔버(110)는 내부에 공정이 수행되는 공간이 제공된 원통 형상을 가질 수 있다. 베이크 챔버(110)는 베이크 공정이 수행되는 영역을 외부로부터 격리시키도록 구성될 수 있다. 베이크 챔버(110)의 상면에는 가스가 배기되는 가스 배기관(180)이 연결될 수 있다. 배기 밸브(182)는 가스 배기관(180)에 설치되고, 배기관 내 통로를 개폐할 수 있다.
제1 및 제2 가스 공급 장치들(162, 164) 각각은 가스 공급 장치라고 지칭될 수도 있다. 제1 및 제2 가스 공급 장치들(162, 164)은 베이크 챔버(110) 내부로 가스를 공급할 수 있다. 제1 및 제2 가스 공급 장치들(162, 164)은 가스 공급원, 가스 공급관(170) 및 질량 유량 제어기(166)를 포함할 수 있다. 또한, 베이크 챔버(110)의 상면에는 가스가 공급되는 가스 공급관(170)이 연결될 수 있다. 가스 공급관(170)에는 질량 유량 제어기(MFC:Mass Flow Controller)(166)가 설치될 수 있다. 제1 가스 공급 장치(162)는 제1 가스를 가스 공급관(170)을 통해 베이크 챔버(110)로 공급할 수 있다. 제2 가스 공급 장치(164)는 제2 가스를 가스 공급관(170)을 통해 베이크 챔버(110)로 공급할 수 있다. 질량 유량 제어기(166)는 제1 가스의 유량을 제1 유량으로 조절할 수 있다. 또한, 질량 유량 제어기(166)는 제2 가스의 유량을 제2 유량으로 조절할 수 있다.
챔버(110)에 로딩된 웨이퍼(W)는 제1 히팅 플레이트(142) 상에 놓여질(placed) 수 있다. 일부 실시예들에 따르면, 제1 히팅 플레이트(142)는 웨이퍼(W)를 설정된 온도로 가열할 수 있다. 일부 실시예들에 따르면, 제1 히팅 플레이트(142)는 웨이퍼(W) 상에 다양한 반도체 소자 제조 공정이 수행되는 동안 웨이퍼(W)를 지지하고, 고정할 수 있다. 제1 히팅 플레이트(142)는 웨이퍼(W)의 온도를 설정된 온도로 유지할 수 있다. 제2 히팅 플레이트(144)는 웨이퍼(W) 및 포토레지스트(PR)의 표면과 대향할 수 있다. 제2 히팅 플레이트(144)는 포토레지스트(PR)의 표면과 일정 간격 이격될 수 있다. 제2 히팅 플레이트(144)는 웨이퍼(W)를 설정된 온도로 가열할 수 있다.
반도체 소자 제조 장치(100)에 실장되어 제1 히팅 플레이트(142)에 의해 지지되는 동안 웨이퍼(W)에 수행될 수 있는 공정은 i) 산화막을 형성하기 위한 열 산화 공정, ii) 스핀 코팅, 노광 및 현상을 포함하는 리소그래피 공정, iii) 박막 퇴적 공정 및 iv) 건식 또는 습식 식각 공정을 포함할 수 있다. 즉, 제1 히팅 플레이트(142)는 웨이퍼(W)의 온도가 설정된 온도로 유지되어야 하는 임의의 반도체 소자 제조 공정에서 웨이퍼(W)를 지지하고 웨이퍼(W)의 온도를 유지하기 위한 처킹 장치일 수 있다.
웨이퍼(W)에 수행될 수 있는 박막 퇴적 공정은, 예를 들어, ALD(Atomic layer deposition), CVD(Chemical vapor deposition), PECVD(plasma-enhanced CVD), MOCVD(Metal Organic CVD), PVD(physical vapor deposition), 반응성 펄스 레이저 퇴적법(reactive pulsed laser deposition) 분자 빔 에피택시(molecular beam epitaxy) 및 DC 마그네트론 스퍼터링(magnetron sputtering) 중 어느 하나일 수 있다.
웨이퍼(W)에 수행될 수 있는 건식 식각 공정은, 예를 들어, RIE(reactive ion etching), DRIE(Deep RIE), IBE(ion beam etching) 및 Ar 밀링(milling) 중 어느 하나일 수 있다. 다른 예로, 웨이퍼(W)에 수행될 수 있는 건식 식각 공정은, ALE(Atomic Layer Etching)일 수 있다. 또한, 웨이퍼(W)에 수행될 수 있는 습식 식각 공정은, Cl2, HCl, CHF3, CH2F2, CH3F, H2, BCL3, SiCl4, Br2, HBr, NF3, CF4, C2F6, C4F8, SF6, O2, SO2 및 COS 중 적어도 어느 하나를 에천트 가스로 하는 식각 공정일 수 있다.
일부 실시예들에 따르면, 웨이퍼(W)에 화학 기계적 연마(Chemical Mechanical Polish: CMP) 공정과 같은 평탄화 공정, 이온 주입 공정, 포토리소그래피 공정 등이 수행되는 것도 가능하다.
웨이퍼(W)는 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 웨이퍼(W)는 게르마늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 웨이퍼(W)는 활성면인 제1 면 및 제1 면에 반대되는 비활성면인 제2 면을 가질 수 있다. 웨이퍼(W)는 제2 면이 제1 히팅 플레이트(142)와 대향하도록 제1 히팅 플레이트(142) 상에 배치될 수 있다.
히팅 플레이트는 온도 센서들을 포함할 수 있다. 온도 센서들은 히팅 플레이트에 내장될 수 있다. 하지만 이에 제한되는 것은 아니고, 온도 센서들은 히팅 플레이트의 상면, 또는 하면에 배치될 수 있다. 온도 센서들은 히팅 플레이트의 온도를 감지할 수 있다. 온도 센서들은 히팅 플레이트의 중심 영역, 가장자리 영역 및 중심 영역과 가장 자리 영역 사이인 중간 영역에 일정한 배열로 배치될 수 있다.
온도 제어기(190)는 제1 히팅 플레이트(142)의 제1 온도를 설정할 수 있다. 또한, 온도 제어기(190)는 제2 히팅 플레이트(144)의 제2 온도를 설정할 수 있다. 온도 제어기(190)는 온도 센서들에 의해 온도 측정치들인 제1 및 제2 온도들을 수신할 수 있다. 온도 제어기(190)는 측정된 제1 및 제2 온도를 제어기(160)로 전달할 수 있다.
습도 측정 장치(150)는 베이크 챔버(110) 내에 위치할 수 있다. 일부 실시예들에서, 습도 측정 장치(150)는 베이크 챔버(110) 내부의 습도를 측정하도록 구성될 수 있다. 이때, 습도는 상대 습도 또는 절대 습도일 수 있다. 습도 측정 장치(150)는 실시간으로 베이크 챔버(110) 내부의 습도를 측정하고, 제어기(160)로 측정된 습도를 전달할 수 있다.
제어기(160)는 질량 유량 제어기(166), 온도 제어기(190) 및 배기 밸브(182) 각각을 제어할 수 있다. 질량 유량 제어기(166)는 제어기(160)로부터 유량 제어 신호를 수신할 수 있다. 질량 유량 제어기(166)는 유량 제어 신호에 기초하여 제1 가스 공급 장치(162)로부터 공급되는 제1 가스의 유량을 조절할 수 있다. 또한, 질량 유량 제어기(160)는 유량 제어 신호에 기초하여 제2 가스 공급 장치(164)로부터 공급되는 제2 가스의 유량을 조절할 수 있다. 일부 실시예들에서, 제어기(160)는 배기 밸브(182)를 개폐할 수 있다.
도 2는 일부 실시예들에 따른 반도체 소자 제조 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, P101에서 웨이퍼(W) 상에 포토레지스트(PR)를 제공할 수 있다. 제공된 포토레지스트(PR)를 구성하는 물질은 UV(Ultra Violet)선, DUV(Deep UV) 선, EUV(Extreme UV) 선, 엑시머 레이저 빔, X 선 및 전자 중 어느 하나에 민감할 수 있다. EUV 노광 공정의 경우, 노광 시 포톤 수가 DUV 등의 노광 공정에 비해 적기 때문에 EUV 흡수율이 높은 물질의 사용이 요구된다. 이에 따라, EUV 용 포토레지스트(PR) 물질은 예컨대, 폴리머인 히드록시 스티렌(Hydroxy styrene)을 포함할 수 있다. 나아가, EUV 포토레지스트(PR)에 첨가제로서 요오도 페놀(iodophenol)이 제공될 수 있다.
일부 실시예들에 따르면, 상기 포토레지스트(PR)의 두께는 약 0.1 μm 내지 약 2μm의 범위에 있을 수 있다(ranges from about 0.1 μm to about 2μm). 일부 실시예들에 따르면, 상기 포토레지스트(PR)의 두께는 약 200 nm 내지 약 600 nm의 범위에 있을 수 있다. EUV 포토레지스트(PR)의 경우, 묽은 농도의 포토레지스트(PR) 용액을 스핀 코팅함으로써 얇은 두께로 제공될 수 있다.
경우에 따라, 포토레지스트(PR)는 산화 주석과 같은 무기 물질을 포함할 수 있다. 이 경우, 리소그래피 공정 및 후속 공정이 끝나서 상기 포토레지스트(PR)가 스트립 공정을 통해 제거된 경우에도, 상기 포토레지스트(PR)의 하지층에 상기 무기 물질이 약 1×1011/cm3 이하의 농도로 잔존할 수 있다. 포토레지스트(PR)로 무기 물질이 사용되는 경우, 포토레지스트(PR)의 두께를 얇게하는 것이 용이하며, 식각 선택성이 높은 바, 후술되는 하드 마스크 층을 얇게 구현할 수 있는 장점이 있다.
여기서, 포토레지스트(PR)는 CVD(Chemical Vapor Deposition) 또는 스핀 코팅(Spin Coating) 방식에 의해 제공될 수 있다.
도 1 및 도 2를 참조하면, P220에서 반도체 소자 제조 장치(100)는 제1 가스 공급 장치(162)로부터 제1 가스를 제1 유량으로 베이크 챔버(110)에 공급할 수 있다. 제1 가스는 산소를 함유하는 가스일 수 있다. 예를 들어, 제1 가스는 산소(O2), 수증기(H2O) 및 이산화질소(NO2) 중 적어도 하나를 포함할 수 있다. 다른 예로, 제1 가스는 싱글렛 산소, 슈퍼 옥사이드 음이온(superoxide anion)(O2 -), 페록사이드(Peroxide)(O2 2-), 과산화수소(H2O2), 하이드록실 라디컬(OH), 하이드록실 이온(OH-) 등과 같은 반응성 산소 종(Reactive Oxygen Species, ROS), 오존(O3), 이산화탄소(CO2), 황산(SO2) 등을 포함할 수도 있다.
여기서, 제1 가스에 포함된 산소는 가능한 모든 동원소들(Isotopes)을 포함한다. 예컨대, 제1 가스에 포함된 산소의 원자량은 16, 17 및 18 중 어느 하나일 수 있다.
P230에서, 반도체 소자 제조 장치(100)는 제2 가스 공급 장치(164)로부터 제2 가스를 제2 유량으로 베이크 챔버(110)에 공급할 수 있다. 제2 가스는 산소 없는(Oxygen-free) 가스일 수 있다. 산소 없는 가스란 산소 원자(O)를 포함하지 않는 기체로 이루어진 가스일 수 있다. 일부 실시예들에 따르면, 제2 가스는 공기에서 수증기(H2O)를 포함하지 않을 수 있다. 일부 실시예들에 따르면, 제2 가스는 산소(O2)-프리일 수 있다. 일부 실시예들에 따르면, 제2 가스는 이산화질소(NO2)-프리일 수 있다. 일부 실시예들에 따르면, 제2 가스는 산소(O2), 수증기(H2O) 및 이산화질소(NO2) 각각을 포함하지 않을 수 있다.
제1 가스 및 제2 가스는 베이크 챔버에 공급되기 전에 혼합될 수 있다. 제1 가스의 제1 유량 및 제2 가스의 제2 유량은 질량 유량 제어기(166)를 통해 조절될 수 있다. 제1 가스 및 제2 가스는 베이크 챔버(110)에 웨이퍼(W)가 로딩되기 전에 공급될 수 있다.
P240에서, 베이크 챔버 내에서 웨이퍼(W)를 가열하여 제1 베이크 공정을 수행할 수 있다. 제1 베이크 공정은 소프트 베이크(Soft baking) 공정을 포함할 수 있다. 소프트 베이크는 프리 베이크라고도 하며, 코팅 층(예컨대, 포토레지스트(PR))에 남아 있는 유기 용매를 제거하고 코팅 층(예컨대, 포토레지스트(PR))과 웨이퍼(W) 사이의 접합을 강화시키기 위한 공정일 수 있다. 제1 베이크 공정은 상대적으로 저온에서 수행될 수 있다. 제1 베이크 공정은 노광 전의 웨이퍼(W)에 대한 베이크 공정일 수 있다. 일부 실시예들에 따르면, 제1 베이크 공정은 포토레지스트(PR)를 약 80도 내지 100도의 온도로 약 40초 내지 약 100 초 동안 수행될 수 있다.
일부 실시예들에 따르면, 제어기(160)는 제1 베이크 공정 중 웨이퍼(W) 근방의 온도에 기초하여 제1 가스의 제1 유량 및 제2 가스의 제2 유량을 조절할 수 있다. 제어기(160)는 상기 온도에 기초하여 제1 및 제2 유량 제어 신호들을 생성할 수 있다. 질량 유량 제어기(166)는 상기 제1 유량 제어 신호들에 기초하여 베이크 챔버(110)로 공급되는 제1 가스의 제1 유량을 조절할 수 있다. 또한, 질량 유량 제어기(160)는 제2 유량 제어 신호들에 기초하여 베이크 챔버(110)로 공급되는 제2 가스의 제2 유량을 조절할 수 있다.
일부 실시예들에 따르면, 제어기(160)는 제1 가스의 제1 유량에 대한 및 제2 가스의 제2 유량의 비율인 유량비를 조절할 수 있다. 따로 명시적으로 지칭되지 않는 한, 이하에서 지칭되는 유량비는 하기의 식에 의해 정의될 수 있다.
[식]
예시적인 실시예들에 따르면, 제어기(160)는 상기 유량비가 0.1 내지 1.5가 되도록 상기 질량 유량 제어기(160)를 제어할 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 상기 유량비가 0.1 내지 0.5가 되도록 상기 질량 유량 제어기(166)를 제어할 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 상기 유량비가 0.2 내지 0.4가 되도록 상기 질량 유량 제어기(166)를 제어할 수 있다.
예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 온도가 높아지는 경우, 상기 유량비를 감소시킬 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 온도가 낮아지는 경우, 상기 유량비를 증가시킬 수 있다.
제어기(160)는 제1 베이크 공정 중 베이크 챔버(110) 내부의 습도에 기초하여 제1 가스의 제1 유량 및 제2 가스의 제2 유량을 조절할 수 있다. 제어기(160)는 베이크 챔버(110) 내부의 상대 습도가 약 50 퍼센트 내지 약 80 퍼센트가 되도록 유량비를 제어할 수 있다.
예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 습도가 약 80 % 내지 약 95 % 범위에 있는 경우, 상기 유량비를 증가시킬 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 습도가 약 83 퍼센트 내지 약 85 퍼센트 범위 내에 있는 경우, 상기 유량비를 증가시킬 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 습도가 약 65 퍼센트 내지 약 80 퍼센트 범위 내에 있는 경우, 상기 유량비를 감소시킬 수 있다. 예시적인 실시예들에 따르면, 제어기(160)는 베이크 챔버(110) 내 습도가 약 75 퍼센트 내지 약 77 퍼센트 범위 내에 있는 경우, 상기 유량비를 감소시킬 수 있다.
예시적인 실시예들에 따르면, 제1 가스가 수증기(H2O)이고 베이킹 챔버(110) 내 상대 습도가 약 85 내지 약 95 범위 내에 있는 경우, 제어기(160)는 상기 유량비를 약 0.5 내지 약 0.6으로 조절할 수 있다. 예시적인 실시예들에 따르면, 제1 가스가 수증기(H2O)이고, 베이킹 챔버(110) 내 상대 습도가 약 65 내지 약 75 범위 내에 있는 경우, 제어기(160)는 상기 유량비를 약 0.2 내지 약 0.3으로 조절할 수 있다.
P250에서, 베이크된 웨이퍼(W)에 노광 공정을 수행할 수 있다. 일반적으로 EUV 방사선 빔을 이용한 노광 공정은 축소 투영의 방식으로 수행될 수 있다. 이에 따라, 리소그래피 마스크에 형성되는 패턴이 실제 웨이퍼(W)에 매핑되는 패턴보다 큰 임계 치수를 갖는 바, 리소그래피 공정의 신뢰성이 제고될 수 있다.
여기서, 노광 방식은 연속적으로 촬영하는 스캐닝 방식과 스텝 바이 스텝으로 단계별로 촬영하는 스텝 방식으로 분류할 수 있다. 일반적으로 EUV 노광 공정은 스캐닝 방식으로 진행하며, EUV 노광 장치를 일반적으로 스캐너라고 부르기도 한다. 또한, EUV 노광 장치에서 스캐닝은 광을 마스크의 일부 영역으로 제한하는 슬릿을 이용하여 수행될 수 있다. 여기서 슬릿은 EUV(Extreme Ultraviolet) 노광 공정을 수행하는 장치에서 광을 제한하여 광이 EUV 포토 마스크로 균일하게 조사되도록 하는 유닛일 수 있다. 슬릿을 통해 광이 마스크의 일부 영역으로 조사되도록 제한하되, 스캔하고자 하는 방향과 반대 방향으로 마스크를 이동시키면서 광을 연속적으로 조사할 수 있다. 이와 같이 마스크의 전 영역에 걸친 스캐닝을 통해 테스트 웨이퍼(W) 상에 광이 조사된 영역은 풀 샷에 대응하는 영역일 수 있다.
도 3은 일부 실시예들에 따른 노광 후 베이크 공정을 수행하는 방법을 설명하기 위한 순서도이다.
도 1 및 도 3을 참조하면, P310에서, 웨이퍼(W) 상에 포토레지스트(PR)를 제공할 수 있다. 포토레지스트(PR)를 제공하는 방법은 전술한 도 2를 참조하여 설명한 P210과 동일하다.
P320에서, 베이크된 웨이퍼(W)에 노광 공정을 수행할 수 있다. 예시적인 실시예들에 따르면, 노광 공정에서 웨이퍼 풀 샷 각각에 대한 노광량(Exposure dose)은 약 55mJ 내지 약 60mJ의 범위에 있을 수 있다. 예시적인 실시예들에 따르면, 노광 공정에서 웨이퍼 풀 샷 각각에 대한 노광량은 약 45mJ 내지 약 65mJ 의 범위에 있을 수 있다. 예시적인 실시예들에 따르면, 노광 공정에서 웨이퍼 풀 샷 각각에 대한 노광량은 약 50mJ 내지 약 75mJ의 범위에 있을 수 있다. 예시적인 실시예들에 따르면, 노광 공정에서 웨이퍼 풀 샷 각각에 대한 노광량은 은 약 53mJ 내지 약 57mJ로 감소시킬 수 있다. 일부 실시예들에서, 노광 시간을 조절함으로써, 노광량이 조절될 수 있다. 여기서, 노광량은 기존 노광량보다 10퍼센트 낮은 범위의 값일 수 있다.
P330에서, 산소를 함유하는 제1 가스는 제1 유량으로 베이크 챔버(110)에 공급될 수 있다. 또한, 산소 없는 제2 가스는 제2 유량으로 베이크 챔버(110)에 공급될 수 있다. 베이크 챔버(110) 내 제1 가스의 제1 유량에 대한 제2 가스의 제2 유량의 유량비는 약 75퍼센트 내지 약 85퍼센트로 유지될 수 있다.
예시적인 실시예들에서, 제1 가스 및 제2 가스는 30초 내지 10분 동안 공급되어, 베이크 공정 전 포토레지스트(PR)의 산소 용해도를 포화시킬 수 있다. 예시적인 실시예들에서, 제1 가스 및 제2 가스는 1분 내지 5분 동안 공급되어, 베이크 공정 전 포토레지스트(PR)의 산소 용해도를 포화시킬 수 있다. 여기서, 제1 가스 및 제2 가스는 웨이퍼(W)에 대한 베이크 공정이 시작되기 전에 공급될 수 있다. 예시적인 실시예들에서, 제1 가스 및 제2 가스는 웨이퍼(W)가 베이크 챔버(110) 내에 로딩되기 전부터 공급될 수 있다.
웨이퍼(W)가 베이크 챔버(110) 내에 로딩되기 전에 베이크 챔버(110)로 공급되는 제1 가스의 제1 유량 및 제2 가스의 제2 유량의 합은 기준 유량보다 증가될 수 있다. 또한, 웨이퍼(W)가 베이크 챔버(110) 내 로딩되고, 베이크 공정을 수행하는 중, 베이크 챔버(110)로 공급되는 제1 가스의 제1 유량 및 제2 가스의 제2 유량의 합은 기준 유량보다 감소될 수 있다.
예시적인 실시예들에서, 기준 유량은 약 50lpm 내지 약 120lpm 범위에 있을 수 있다. 예시적인 실시예들에서, 기준 유량은 약 60lpm 내지 약 110lpm 범위에 있을 수 있다. 예시적인 실시예들에서, 기준 유량은 약 65lpm 내지 약 105lpm 범위에 있을 수 있다. 예시적인 실시예들에서, 증가되거나 감소되는 제1 유량 및 제2 유량의 합은 기준 유량의 약 30퍼센트 범위에 있을 수 있다.
도 6은 다른 예시적인 실시예들에 따른 반도체 소자 제조 방법에 의한 실험예를 개략적으로 도시한 그래프이다.
도 6에서, 실험예의 제1 유량 및 제2 유량의 합은 실선으로 도시되며, 실험예의 베이크 챔버(110) 내의 습도는 실선으로 도시된다. 비교예의 제1 유량 및 제2 유량의 합은 파선(Dashed line)으로 도시되며, 비교예의 베이크 챔버(110) 내의 습도는 파선으로 도시된다
도 6을 참조하면, 웨이퍼 로딩 구간(D1)에서, 실험예의 제1 유량과 제2 유량의 합은 기준 유량보다 클 수 있다. 웨이퍼 로딩 구간(D1)에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합보다 작을 수 있다.
웨이퍼 처리 구간(D2)에서, 실험예의 제1 유량과 제2 유량의 합은 기준 유량보다 작을 수 있다. 웨이퍼 처리 구간(D2)에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합보다 클 수 있다.
웨이퍼 언로딩 구간(D3)에서, 실험예의 제1 유량과 제2 유량의 합은 기준 유량보다 클 수 있다. 웨이퍼 언로딩 구간(D3)에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합보다 작을 수 있다.
예시적인 실시예들에 따르면, 실험예의 제1 유량과 제2 유량의 합은 가변적일 수 있다. 예시적인 실시예들에 따르면, 비교예의 제1 유량과 제2 유량의 합은 일정할 수 있다.
실험예에 따르면, 웨이퍼 처리 구간(D2) 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1) 동안의 제1 유량과 제2 유량의 합과 다를 수 있다. 실험예에 따르면, 웨이퍼 처리 구간(D2) 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1) 동안의 실험예의 제1 유량과 제2 유량의 합보다 더 작을 수 있다.
실험예에 따르면, 웨이퍼 언로딩 구간(D3) 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2) 동안의 제1 유량과 제2 유량의 합과 다를 수 있다. 실험예에 따르면, 웨이퍼 언로딩 구간(D3) 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2) 동안의 실험예의 제1 유량과 제2 유량의 합보다 더 클 수 있다.
실험예에 따르면, 웨이퍼 언로딩 구간(D3) 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1) 동안의 실험예의 제1 유량과 제2 유량의 합과 실질적으로 동일할 수 있다.
비교예에 따르면, 웨이퍼 처리 구간(D2)에서 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1)에서 제1 유량과 제2 유량의 합과 실질적으로 동일할 수 있다. 비교예에 따르면, 웨이퍼 언로딩 구간(D3)에서 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2)에서 제1 유량과 제2 유량의 합과 실질적으로 동일할 수 있다.
실험예의 습도의 최댓값은 비교예의 습도의 최댓값보다 작고, 실험예의 습도의 최솟값은 비교예의 습도의 최솟값보다 크다. 즉, 실험예의 습도가 비교예의 습도보다 균일한 것이 확인되었다. 여기서 습도의 균일성은, 편차, 또는 피크 투 피크 값으로 수치화할 수 있다. 다시 말해, 실험예의 습도의 피크 투 피크 값은 비교예의 습도의 피크 투 피크 값보다 더 작은 바, 실험예의 습도는 비교예의 습도에 비해 균일하다.
P330 및 P340에서, 제어기(160)는 웨이퍼(W) 근방의 온도 및 습도에 기초하여 제1 가스의 제1 유량 및 제2 가스의 제2 유량을 조절할 수 있다. 제어기(160)의 유량 조절 방식은 P240에서의 유량 조절 방식과 동일할 수 있다.
P350에서, 노광된 웨이퍼(W)에 제2 베이크 공정을 수행할 수 있다. 제2 베이크 공정은 노광 전 베이크(Post Exposure Bake, PEB) 및 하드 베이크를 포함할 수 있다. 하드 베이크는 노광 시 형성된 정상파에 의해 빛의 세기가 불균일해짐에 따라 포토레지스트(PR)의 표면에 형성된 굴곡을 평탄화시키기 위한 공정이다. 또한, 하드 베이크는 포토레지스트(PR)에 포함된 PAC(photoactive compound)를 활성화시킬 수 있고, 이에 따라 포토레지스트(PR) 상에 형성된 굴곡이 감소될 수 있다.
하드 베이크는 노광 및 현상 공정 수행 이후 포토레지스트(PR)를 경화시킴으로써 식각에 대한 내구성을 제고시키고 웨이퍼(W)(또는 하지층)에 대한 접착력을 향상시키기 위한 공정일 수 있다. 하드 베이크 공정은 소프트 베이크 공정과 비교하여, 상대적으로 고온으로 수행될 수 있다.
P360에서, 베이크된 웨이퍼(W)를 현상 공정을 수행할 수 있다. 현상 공정은 코팅 층의 노광부 혹은 비 노광부를 제거하기 위한 공정이다. 현상 공정은 현상액을 웨이퍼(W) 상에 분사한 이후 웨이퍼(W)를 스피닝하여 현상액을 웨이퍼(W)(10)의 전면에 골고루 코팅하거나, 웨이퍼(W)(10)를 현상액에 일정 시간 동안 담그는 것을 포함할 수 있다. 현상 공정에 의해 포토레지스트(PR)의 노광부(또는 비 노광부)가 제거될 수 있다. 일부 실시예들에 따르면, 현상 공정 이후에 오염 입자들을 제거하기 위해 탈이온 수 등에 의한 세척 공정이 더 수행될 수 있다.
도 4는 웨이퍼(W)에 대한 노광 후 베이크 공정 전까지의 딜레이(Post Exposure Delay, PED)에 따른 공정 임계 치수(CD, Critical Dimension) 변화를 설명하기 위한 그래프이다. 도 4에서, 세로 축은 임계 치수(CD, 비율)를 나타내고, 가로 축은 시간(Time)을 나타낸다. 또한, 세로 축의 단위는 퍼센트(%, nm)이며, 가로 축의 단위는 분(min)이다. 여기서, 임계 치수는 패턴 사이의 거리를 말한다.
도 4를 참조하면, 복수의 웨이퍼들은 각각 노광 후 베이크 공정까지 딜레이 될 수 있다. 이 때, 웨이퍼의 PED값이 증가할수록, 공정 임계 치수는 낮아지는 것이 확인되었다. 구체적으로, 공정 임계 치수는 PED값이 5분 일 때 약 1%의 변동이 발생한다. 또한, 공정 임계 치수는 PED값이 10분 일 때, 약 2%의 변동이 나타났다. 또한, 공정 임계 치수는 PED 값이 15분 일 때, 약 3%의 변동이 나타났다. 일반적인 공정 환경에서 공정 임계 치수의 변동폭은 3~5% 수준으로 관리한다. 따라서 일반적인 제조 공정 산포 (1~2% 수준)을 고려한다면, 수분 접촉 시간에 의한 공정 임계 치수의 변동폭은 1~3% 이하로 관리 되어야한다.
PED에 따른 공정 임계 치수는 전체적으로 감소하였으나, PED값이 커질수록 감소폭이 점차 줄어드는 것이 확인되었다. 즉, PED로 인해, 포토레지스트(PR)의 수분에 대한 노출 시간이 길어질수록 공정 임계 치수의 값은 어느 하나의 값으로 일정하게 변하는 것이 확인되었다. 이를 통해, 포토레지스트(PR)의 산소 용해도를 포화시킴으로써, 공정 임계 치수를 일정하게 할 수 있는 것이 확인되었다.
도 5의 도 5a 내지 도 5d는 예시적인 실시예들에 따른 반도체 소자 제조 방법의 효과를 설명하기 위한 그래프이다.
도 5a 내지 도 5d에서, t1은 노광 공정이 수행되는 시점이며, t2는 노광 후 베이크 공정(Post Exposure Bake)이 수행되는 시점이다.
도 5a에서, 웨이퍼는 제1 가스 및 제2 가스를 공급하지 않고, 노광 후 베이크 공정을 수행한 경우이다. 또한, 도 5b에서, 웨이퍼는 노광 후 베이크 공정전까지 제1 가스 및 제2 가스에 노출된 경우이다. 도 5c에서, 웨이퍼는 도 5a 및 도b의 노광량보다 낮은 노광량으로 노광되고, 노광 후 베이크 공정 전까지 제1 가스 및 제2 가스에 노출된 경우이다. 도 5d는 노광 후 베이크 공정 전까지의 딜레이(Post Exposure Delay, PED)에 따른 공정 임계 치수(CD, Critical Dimension) 변화량을 5a 내지 5c에 대하여 표시한 그래프이다.
이에 따라, 도 5a를 참조하면, 포토레지스트(PR)는 베이크 공정 동안 수분에 노출되어 t2 이후 구간에서 CD는 점차 감소한다. 도 5b를 참조하면, t1-t2 구간에서 포토레지스트(PR)는 제1 가스 및 제2 가스에 노출되어 CD는 감소하고, 감소한 CD는 t2 이후 구간에서 일정하게 유지된다.
도 5c를 참조하면, 포토레지스트(PR)는 도 5a 및 도 5b에 비해 상대적으로 낮은 노광량으로 노광되어, t1에서 CD가 타겟 임계 치수보다 높아졌다. 이 후, t1-t2 구간에서 포토레지스트(PR)는 제1 가스 및 제2 가스에 노출되어 CD는 감소하고, t2 이후 구간에서 CD는 타겟 임계 치수로 일정하게 유지되었다.
도 5d를 참조하면, d1은 도 5a의 임계 치수 변화량을 나타내고, d2는 도 5b 및 도 5c의 임계 치수 변화량을 나타낸다. 도 5a는 PED동안 포토레지스트(PR)가 수분에 노출되어 임계 치수 변화량(d1)이 큰 것을 확인할 수 있었다. 도 5a와 달리, 도 5b 및 도 5c는 베이크 공정 전 포토레지스트(PR)가 조절된 가스(예를 들어, 산소를 함유하는 가스)에 노출되고, 포토레지스트(PR)의 산소 용해도가 포화되었다. 이로 인해, 임계 치수 변화량(d2)이 낮은 것을 확인할 수 있었다.
이와 같이, 노광 공정 상 노광량을 감소시킴으로써, 사전에 임계 치수(CD, Critical Dimension)를 타겟 임계 치수보다 높게 제어할 수 있다. 이 후, 제1 가스 및 제2 가스의 공급으로 포토레지스트(PR)의 산소 용해도를 포화시킴으로써, PED(Post Exposure Delay) 동안 임계 치수를 일정하게 형성할 수 있다. 이를 통해, 반도체 소자 제조 장치(100)는 반도체 공정 산포의 발생을 방지할 수 있다. 이를 통해, 일정한 임계 치수를 갖는 웨이퍼(W)를 제조함으로써, 웨이퍼(W)의 균일한 처리에 대한 신뢰성을 제고할 수 있다.
도 7은 다른 예시적인 실시예들에 따른 유량 조절 및 배기 조절 방법에 의한 실험예를 개략적으로 도시한 그래프이다.
도 7에서, 실험예의 제1 유량 및 제2 유량의 합은 일점 쇄선으로 도시되며, 실험예의 베이크 챔버(110) 내의 습도는 일점 쇄선으로 도시된다. 비교예의 제1 유량 및 제2 유량의 합은 실선으로 도시되며, 비교예의 베이크 챔버(110) 내의 습도는 실선으로 도시된다. 여기서, 비교예는 제1 가스 및 제2 가스를 베이크 챔버(110)에 공급한 경우(예를 들어, 도 6의 실험예)이며, 실험예는 비교예에 더하여 배기(exhaust)를 조절한 경우를 나타낸다.
구체적으로, D1' 및 D3'는 웨이퍼(W)가 로딩 또는 언로딩되는 동안, 가스 배기관(180)이 열렸다. D2'는 베이크 공정(예를 들어, PEB) 중 가스 배기관(180)을 닫았다.
반도체 공정 상, 베이크 챔버(110) 내부의 포토레지스트(PR)에 잔존하는 퓸을 제거하기 위해 높은 가스 유량의 배기가 필요하다. 이러한 높은 유량의 배기로 인해 다시 베이크 챔버(110)의 내부로 높은 유량의 가스(예를 들어, 수분 함량이 높은 가스) 공급이 필요하다.
수분 함량이 높은 가스를 높은 유량으로 공급하는 것은 반도체 소자 제조 장치(100)에 과도한 부담을 일으킬 수 있다. 이를 방지하기 위해, 도 7의 D2'에 도시된 바와 같이, 반도체 소자 제조 장치(100)는 베이크 공정 중에 배기 밸브(182)를 닫았다. 또한, 도 7의 D1' 및 D3'에 도시된 바와 같이, 웨이퍼(W)를 베이크 챔버(110)내에 로딩 또는 언로딩하는 동안 배기 밸브(182)를 열었다.
도 7을 참조하면, 웨이퍼 로딩 구간(D1')에서, 실험예의 제1 유량과 제2 유량의 합(Input Gas)은 기준 유량보다 클 수 있다. 웨이퍼 로딩 구간(D1')에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합보다 작을 수 있다.
웨이퍼 처리 구간(D2')에서, 실험예의 제1 유량과 제2 유량의 합은 기준 유량보다 작을 수 있다. 웨이퍼 처리 구간(D2')에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합과 실질적으로 동일할 수 있다.
웨이퍼 언로딩 구간(D3')에서, 실험예의 제1 유량과 제2 유량의 합은 기준 유량보다 클 수 있다. 웨이퍼 언로딩 구간(D3')에서, 비교예의 제1 유량과 제2 유량의 합은 실험예의 제1 유량과 제2 유량의 합보다 작을 수 있다.
예시적인 실시예들에 따르면, 실험예의 제1 유량과 제2 유량의 합은 가변적일 수 있다. 예시적인 실시예들에 따르면, 비교예의 제1 유량과 제2 유량의 합은 가변적일 수 있다.
실험예에 따르면, 웨이퍼 처리 구간(D2') 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1') 동안의 제1 유량과 제2 유량의 합과 다를 수 있다. 실험예에 따르면, 웨이퍼 처리 구간(D2') 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1') 동안의 실험예의 제1 유량과 제2 유량의 합보다 더 작을 수 있다.
실험예에 따르면, 웨이퍼 언로딩 구간(D3') 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2') 동안의 제1 유량과 제2 유량의 합과 다를 수 있다. 실험예에 따르면, 웨이퍼 언로딩 구간(D3') 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2') 동안의 실험예의 제1 유량과 제2 유량의 합보다 더 클 수 있다.
실험예에 따르면, 웨이퍼 언로딩 구간(D3') 동안의 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1') 동안의 실험예의 제1 유량과 제2 유량의 합과 실질적으로 동일할 수 있다.
비교예에 따르면, 웨이퍼 처리 구간(D2')에서 제1 유량과 제2 유량의 합은, 웨이퍼 로딩 구간(D1')에서 제1 유량과 제2 유량의 합보다 더 작을 수 있다. 비교예에 따르면, 웨이퍼 언로딩 구간(D3')에서 제1 유량과 제2 유량의 합은, 웨이퍼 처리 구간(D2')에서 제1 유량과 제2 유량의 합보다 더 클 수 있다.
실험예의 습도의 최댓값은 비교예의 습도의 최댓값보다 작고, 실험예의 습도의 최솟값은 비교예의 습도의 최솟값보다 크다. 즉, 실험예의 습도가 비교예의 습도보다 균일한 것이 확인되었다. 여기서 습도의 균일성은, 편차, 또는 피크 투 피크 값으로 수치화할 수 있다. 다시 말해, 실험예의 습도의 피크 투 피크 값은 비교예의 습도의 피크 투 피크 값보다 더 작은 바, 실험예의 습도는 비교예의 습도에 비해 균일하다.
배기 밸브(182)를 베이크 공정 중에는 배기 밸브(182)를 닫고, 그 이외의 시간 동안 배기 밸브(182)를 열음으로써, 베이크 챔버(110) 내로 공급되는 가스(예를 들어, 제1 가스 및 제2 가스)의 유량을 더욱 감소시킬 수 있었다. 또한, 1점 쇄선에 나타난 바와 같이, 웨이퍼(W)를 로딩 또는 언로딩하기 전에 기준 유량보다 높은 유량의 가스를 공급함으로써, 수분의 변화폭이 더욱 감소되었다. 이를 통해, 상대적으로 낮은 유량의 가스를 공급하고, 베이크 챔버(110) 내부의 수분 변화폭을 감소시킴으로써, 베이크 공정상 안정성을 제고할 수 있다. 또한, 웨이퍼(W)의 균일한 처리로 인한 신뢰성을 제고할 수 있다.
도 8은 다른 실시예들에 따른 복수의 베이크 챔버(110)를 제어하는 반도체 소자 제조 시스템(11)을 설명하기 위한 평면도이다.
도 8를 참조하면, 제어기(160)는 복수의 베이크 챔버(110)에 대한 복수의 질량 유량 제어기(166)를 각각 제어할 수 있다. 제어기(160)는 복수의 질량 유량 제어기(166)의 유량 제어값을 설정할 수 있다. 이를 통해, 제어기(160)는 복수의 베이크 챔버(110)로 흐르는 유량을 각각 다르게 조절할 수 있다.
제1 가스 공급 장치(162)는 제1 가스를 공급할 수 있다. 제1 가스는 질량 유량 제어기(160)에서 제1 유량으로 조절될 수 있다. 제2 가스 공급 장치(164)는 제2 가스를 공급할 수 있다. 제2 가스는 질량 유량 제어기(166)에서 제2 유량으로 조절될 수 있다. 제1 가스는 복수의 베이크 챔버(110)로 공급되나, 각각의 베이크 챔버(110)마다 다른 유량으로 공급될 수 있다. 제2 가스 또한 복수의 베이크 챔버(110)로 공급되나, 각각의 베이크 챔버(110)마다 다른 유량으로 공급될 수 있다.
제어기(160)는 복수의 베이크 챔버(110)로 공급되는 가스를 제어할 수 있다. 제어기(160)는 복수의 베이크 챔버(110)에 대한 온도 및 습도를 각각 수신할 수 있다. 제어기(160)는 상기 온도 및 습도에 기초하여 제1 가스의 제1 유량 및 제2 가스의 제2 유량의 유량비를 설정할 수 있다. 일부 실시예들에서, 제어기(160)는 복수의 베이크 챔버(110)로 공급되는 가스의 유량비를 각각 다르게 제어할 수 있다.
제어기(160)는 복수의 베이크 챔버(110)의 온도 및 습도를 모니터링하고, 복수의 챔버(110)로 공급되는 가스의 유량비를 조절할 수 있다. 제어기(160)로 복수의 베이크 챔버(110)로 공급되는 가스의 유량을 각각 조절함으로써, 반도체 소자의 수율을 향상시킬 수 있다. 이를 통해, 복수의 베이크 챔버(110) 각각에 대하여 결로 현상을 방지하고 웨이퍼(W)의 균일한 처리에 대한 신뢰성을 제고할 수 있다.
도 9은 일부 실시예들에 따른 베이크 장치를 설명하기 위한 개략적인 사시도이다.
도 9를 참조하면, 베이크 장치(BA)는 도 1의 제1 히팅 플레이트(142)에 더해, 베이크 챔버(110), 반송 로봇(380) 및 베이스 모듈(390)을 더 포함할 수 있다.
반송 로봇(380)은 웨이퍼(W)를 베이크 장치(BA) 내부로 도입하거나, 처리가 완료된 웨이퍼(W)를 베이크 장치(BA)로부터 반출할 수 있다.
베이크 챔버(110)는 웨이퍼(W)가 가열되는 동안 발생하는 가스를 배기하기 위한 배기 구조(예를 들어, 가스 배기관(180))를 포함할 수 있다. 베이크 챔버(110)는 공정이 진행되는 동안 웨이퍼(W)를 외부로부터 격리시킬 수 있다. 베이크 챔버(110)는 웨이퍼(W)를 처리하기 위한 열이 챔버 외부로 누출되는 것을 방지하고, 챔버 외부의 입자에 의해 웨이퍼(W)가 오염되는 것을 방지할 수 있다. 베이크 챔버(110)는 제1 히팅 플레이트(142) 및 웨이퍼(W)를 모두 커버하거나, 웨이퍼(W)만을 커버하도록 구성될 수 있다.
베이스 모듈(390)은 제1 히팅 플레이트(142), 베이크 챔버(110) 등 베이크 장치에 포함된 다양한 구성요소들을 지지할 수 있다.
웨이퍼(W)가 반송 로봇(380)에 의해 전달되면, 베이크 챔버(110)가 열리고, 반송 로봇(380)을 통하여 제1 히팅 플레이트(142) 상에 웨이퍼(W)가 실장되고, 베이크 챔버(110)가 닫힐 수 있다. 이어서 웨이퍼(W)가 충분히 가열되면, 베이크 챔버(110)가 다시 열리고, 웨이퍼(W)는 반송 로봇(380)에 의해 반출될 수 있다.
도 10는 일부 실시예들에 따른 베이크 장치를 포함하는 시스템(SYS)을 설명하기 위한 블록도이다.
도 10을 참조하면, 시스템(SYS)은 스핀 코터(SC), 리소그래피 장치(LA), 베이크 장치(BA), 현상 장치(DA)를 포함할 수 있다.
시스템(SYS)에 의한 공정은 반도체 웨이퍼(W) 또는 웨이퍼(W) 상에 회로 구조가 구현된 반도체 구조의 제조를 포함할 수 있다. 시스템(SYS)에 의한 공정은 예컨대, DUV(Deep Ultra-Violet) 또는 EUV(Extreme UV)에 의한 반도체 공정을 포함할 수 있다.
스핀 코터(SC)는 스핀 코팅의 방식으로 반도체 구조(SS) 상에 포토레지스트(PR)를 제공할 수 있다.
베이크 장치(BA)는 도 12를 참조하여 설명한 베이크 장치(BA)일 수 있다. 일부 실시예들에 따르면, 베이크 장치(BA)는 스핀 코터(SC)에 의해 웨이퍼(W) 상에 포토레지스트(PR)가 도포된 후 소프트 베이크 공정을 수행할 수 있다. 일부 실시예들에 따르면, 베이크 장치(BA)는 리소그래피 장치(LA)에 의한 노광 공정이 수행된 후, POB(Post Exposure Bake) 및 현상 장치(DA)에 의한 현상 공정 후의 하드 베이크 공정을 더 수행할 수 있다.
리소그래피 장치(LA)는 EUV 리소그래피 공정을 수행할 수 있다. 리소그래피 장치(LA)는 측정 스테이션 및 노광 스테이션을 포함할 수 있다.
리소그래피 장치(LA)는 2개의 웨이퍼(W) 테이블을 포함하는 듀얼 스테이지 타입의 장치일 수 있다. 웨이퍼(W) 테이블은 각각 측정 및 노광을 위한 노광 스테이션 및 측정 스테이션일 수 있다. 이에 따라, 하나의 웨이퍼(W) 테이블 상의 반도체 구조(SS)가 노광되는 동안, 다른 웨이퍼(W) 테이블 상의 반도체 구조(SS)에 대한 노광 전 측정이 수행될 수 있다. 정렬 마크의 측정에 긴 시간이 소요되고, 리소그래피 공정은 전체 반도체 공정의 병목 공정이므로, 2개의 웨이퍼(W) 테이블을 제공함으로써 반도체 소자의 생산성을 크게 제고할 수 있다. 하지만 이에 제한되는 것은 아니고, 리소그래피 장치(LA)는 하나의 웨이퍼(W) 테이블을 포함하는 모노 스테이지 타입 리소그래피 장치일 수 있다.
현상 장치(DA)는 노광된 포토레지스트(PR)를 현상하여 포토레지스트(PR) 패턴을 형성할 수 있다.
시스템(SYS)은 필요에 따라 노광 후 검사를 위한 검사 장치를 더 포함할 수 있다. 검사 장치는 각도-분해 스케터로미터(angle-resolved scatterometer) 또는 분광 스케터로미터(spectroscopic scatterometer)와 같은 스케터로미터일 수 있다.
시스템(SYS)은 예컨대, 식각 장치를 더 포함할 수 있다. 식각 장치는 현상된 포토레지스트(PR) 패턴을 식각 마스크로 하여 웨이퍼(W)를 식각할 수 있다. 다른 일부 실시예들에 따르면, 시스템(SYS)은 이온 임플란트 공정, 증착 공정 등을 수행하기 위한 장치들을 더 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 웨이퍼 상에 포토레지스트를 제공하는 단계;
    상기 포토레지스트의 산소 용해도를 포화시키도록 산소를 함유하는 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 및
    상기 베이크 챔버 내에서 상기 웨이퍼에 베이크 공정을 수행하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    베이크된 상기 웨이퍼를 노광하는 단계를 더 포함하고,
    상기 베이크 공정을 수행하는 단계는,
    노광 전의 상기 웨이퍼에 베이크 공정을 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 웨이퍼에 베이크 공정을 수행하는 단계는,
    상기 베이크 챔버 내부의 습도를 측정하는 단계; 및
    상기 습도에 기초하여 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스 상기 제2 유량을 조절하는 단계를 더 포함하는 반도체 소자 제조 방법.
  4. 제3항에 있어서,
    상기 웨이퍼에 베이크 공정을 수행하는 단계는,
    상기 웨이퍼 근방의 온도 및 상기 베이크 챔버 내부의 습도에 기초하여 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스의 상기 제2 유량의 유량비를 조절하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 55mJ 내지 60mJ의 노광량으로 웨이퍼를 노광하는 단계;
    제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계;
    노광된 상기 웨이퍼를 상기 베이크 챔버에 로딩함으로써 베이크 공정을 수행하는 단계; 및
    상기 베이크 공정이 수행된 상기 웨이퍼를 현상하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 베이크 챔버 내 상기 제1 가스의 제1 유량에 대한 상기 제2 가스의 제2 유량의 유량비는 0.1 내지 1.5의 범위에 있는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제5항에 있어서,
    상기 노광된 상기 웨이퍼에 베이크 공정을 수행하는 단계는,
    상기 웨이퍼를 상기 베이크 챔버에 로딩하는 단계를 더 포함하고,
    상기 웨이퍼를 로딩하는 단계에서 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스의 상기 제2 유량의 합을 기준 유량보다 증가시키는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제5항에 있어서,
    상기 노광된 상기 웨이퍼에 베이크 공정을 수행하는 단계는,
    상기 웨이퍼를 상기 베이크 챔버에 언로딩하는 단계를 더 포함하고,
    상기 웨이퍼를 언로딩하는 단계에서 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스의 상기 제2 유량의 합을 기준 유량보다 증가시키는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제5항에 있어서,
    상기 웨이퍼에 베이크 공정을 수행하는 단계는,
    상기 베이크 챔버 내부의 습도를 측정하는 단계; 및
    상기 습도에 기초하여 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스의 상기 제2 유량을 조절하는 단계를 더 포함하는 반도체 소자 제조 방법.
  10. 웨이퍼 상에 포토레지스트를 제공하는 단계;
    산소를 함유하는 제1 가스를 제1 유량으로 베이크 챔버에 공급하고, 산소 없는(oxygen-free) 제2 가스를 제2 유량으로 상기 베이크 챔버에 공급하는 단계; 및
    상기 베이크 챔버 내에서 상기 웨이퍼에 제1 베이크 공정을 수행하는 단계; 를 포함하고,
    상기 제1 베이크 공정을 수행하는 단계에서, 상기 베이크 챔버로 공급되는 상기 제1 가스의 상기 제1 유량 및 상기 제2 가스의 상기 제2 유량의 합을 기준 유량보다 감소시키고, 상기 베이크 챔버의 내부 가스는 배기되지 않는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020220073721A 2022-06-16 2022-06-16 EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법 KR20230172941A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220073721A KR20230172941A (ko) 2022-06-16 2022-06-16 EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법
US18/210,374 US20230411155A1 (en) 2022-06-16 2023-06-15 Manufacturing method of semiconductor element by using extreme ultra violet
CN202310717086.9A CN117253786A (zh) 2022-06-16 2023-06-16 使用极紫外的半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220073721A KR20230172941A (ko) 2022-06-16 2022-06-16 EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20230172941A true KR20230172941A (ko) 2023-12-26

Family

ID=89125319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220073721A KR20230172941A (ko) 2022-06-16 2022-06-16 EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법

Country Status (3)

Country Link
US (1) US20230411155A1 (ko)
KR (1) KR20230172941A (ko)
CN (1) CN117253786A (ko)

Also Published As

Publication number Publication date
CN117253786A (zh) 2023-12-19
US20230411155A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR101578412B1 (ko) 포토레지스트 도포 현상 장치, 기판 반송 방법 및 인터페이스 장치
KR101313426B1 (ko) 기판 상의 잔류물을 제거하기 위한 에칭후 처리 시스템
US20070137556A1 (en) Thermal processing appparatus
US20220308454A1 (en) Bake strategies to enhance lithographic performance of metal-containing resist
JP5610664B2 (ja) レジストがコーティングされたウエハの熱処理をインラインで監視及び制御する方法
TWI625788B (zh) 基板處理方法、記憶媒體及加熱裝置
US8198005B2 (en) Method of forming resist pattern
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
WO2003036694A1 (fr) Materiel de traitement thermique et procede de traitement thermique
US20230314954A1 (en) Dry backside and bevel edge clean of photoresist
WO2011078083A1 (ja) 半導体装置の製造方法及び半導体装置の製造システム
JP2010016314A (ja) レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法
US4806456A (en) Dry development method for a resist film and an apparatus therefor
KR100601979B1 (ko) 반도체 웨이퍼의 베이킹 장치
KR20230172941A (ko) EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법
US7867403B2 (en) Temperature control method for photolithographic substrate
KR20190080326A (ko) 기판 처리 장치 및 방법
US8808788B2 (en) Processing a wafer with a post application bake (PAB) procedure
JP3626284B2 (ja) マスク基板の熱処理方法とその装置
US5085729A (en) Uniformity using stagnant silylation
JP2001210584A (ja) シリル化処理装置及びシリル化処理方法
JPH0992595A (ja) 加熱処理装置および加熱処理方法
TW202215162A (zh) 用於圖案化輻射光阻圖案化的整合型乾式製程
JP3175276B2 (ja) 反応処理装置
JP2005166999A (ja) 基板の処理方法及び基板の露光時の露光量又は焦点位置の変動による基板の処理への影響を低減する方法