CN117253786A - 使用极紫外的半导体元件的制造方法 - Google Patents

使用极紫外的半导体元件的制造方法 Download PDF

Info

Publication number
CN117253786A
CN117253786A CN202310717086.9A CN202310717086A CN117253786A CN 117253786 A CN117253786 A CN 117253786A CN 202310717086 A CN202310717086 A CN 202310717086A CN 117253786 A CN117253786 A CN 117253786A
Authority
CN
China
Prior art keywords
gas
flow rate
wafer
bake
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310717086.9A
Other languages
English (en)
Inventor
黄泳豪
林相铉
林宰弘
许硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117253786A publication Critical patent/CN117253786A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种半导体元件的制造方法包括：在晶圆上提供光致抗蚀剂；以第一流速向烘烤室供应包含氧的第一气体，使得光致抗蚀剂的氧溶解度变得饱和，并且以第二流速向烘烤室供应不含氧的第二气体；以及在烘烤室中对晶圆执行烘烤工艺。

Description

使用极紫外的半导体元件的制造方法
相关申请的交叉引用
本申请基于并要求2022年6月16日提交于韩国知识产权局的韩国专利申请No.10-2022-0073721的优先权，该韩国专利申请的公开内容整体以引用方式并入本文中。
技术领域
本公开的实施例涉及使用极紫外(EUV)的半导体元件的制造方法。
背景技术
为了在半导体基板上实现半导体元件，使用了包括曝光工艺和显影工艺的光刻技术。最近，由于半导体元件的缩小趋势，在半导体基板上形成精细的光致抗蚀剂图案时EUV光已用作曝光装置的光源。
在这种情况下，当在晶圆上施加光致抗蚀剂时，半导体产品的缺陷程度可根据在曝光工艺之后的烘烤工艺中光致抗蚀剂的水分曝光程度而变化。因此，需要一种能够在烘烤工艺的延迟时间期间使半导体产品的缺陷程度最小化的半导体元件的制造方法。
发明内容
本公开的实施例提供了一种半导体元件的制造方法，其能够通过防止由于曝光工艺和烘烤工艺之间的曝光后延迟(PED)导致的晶圆的变化来提高晶圆处理的可靠性。
本公开的实施例所解决的问题不限于上述问题，本领域普通技术人员可从以下描述清楚地理解未提及的其它解决的问题。
根据本公开的实施例，提供了一种半导体元件的制造方法。该制造方法包括：在晶圆上提供光致抗蚀剂；以第一流速向烘烤室供应包含氧的第一气体，使得光致抗蚀剂的氧溶解度变得饱和，并且以第二流速向烘烤室供应不含氧的第二气体；以及在烘烤室中对晶圆执行烘烤工艺。
根据本公开的实施例，提供了一种半导体元件的制造方法。该制造方法包括：执行曝光工艺，在该曝光工艺中，以55mJ至60mJ的曝光量对晶圆进行曝光；以第一流速向烘烤室供应包含氧的第一气体，并且以第二流速向烘烤室供应不含氧的第二气体；在执行曝光工艺之后，将晶圆加载到烘烤室中；在将晶圆加载到烘烤室中之后，对晶圆执行烘烤工艺；以及在执行烘烤工艺之后，对晶圆执行显影工艺。
根据本公开的实施例，提供了一种半导体元件的制造方法。该制造方法包括：在晶圆上提供光致抗蚀剂；以第一流速向烘烤室供应包含氧的第一气体，并且以第二流速向烘烤室供应不含氧的第二气体；
以及在烘烤室中对晶圆执行第一烘烤工艺，其中，在执行第一烘烤工艺时，供应到烘烤室的第一气体的第一流速和第二气体的第二流速之和被减小至小于预定参考流速，并且烘烤室内的气体不被排放。
附图说明
从以下结合附图进行的详细描述将更清楚地理解实施例，在附
图中：
图1是根据实施例的半导体元件制造系统的平面图；
图2是根据实施例的半导体元件的制造方法的流程图；
图3是根据实施例的在曝光工艺之后执行烘烤工艺的方法的流程图；
图4是在曝光工艺之后直至对晶圆执行烘烤工艺由于曝光后延迟(PED)导致的工艺临界尺寸(CD)变化的曲线图；
图5A是根据实施例的半导体元件的制造方法的效果的第一曲线图；
图5B是根据实施例的半导体元件的制造方法的效果的第二曲线图；
图5C是根据实施例的半导体元件的制造方法的效果的第三曲线图；
图5D根据实施例的半导体元件的制造方法的效果的第四曲线图；
图6是根据另一实施例的由半导体元件的制造方法生成的实验例的示意性曲线图；
图7是根据另一实施例的由流量控制和排气控制的方法生成的实验例的示意性曲线图；
图8是根据另一实施例的控制多个烘烤室的半导体元件制造系统的平面图；
图9是根据实施例的烘烤设备的示意性透视图；
图10是根据实施例的包括烘烤设备的系统的框图。
具体实施方式
在下文中，参照附图详细描述了本公开的非限制性示例实施例。附图中相同的标号用于相同的组件，并且将省略其重复描述。在附图中，为了描述方便和清晰，可能夸大每个层的厚度或尺寸，因此每个层的厚度或尺寸可能不同于实际形状或比例。
将理解，当元件被称为“在另一元件上方”、“在另一元件上面”、“在另一元件上”、“在另一元件下方”、“在另一元件下面”、“在另一元件下”、“连接到在另一元件”或“耦接到在另一元件”时，它可直接在另一元件上方、上面、上、下方、下面、下、直接连接到另一元件或直接耦接到另一元件，或者可存在中间元件。相比之下，当元件被称为“直接在另一元件上方”、“直接在另一元件上面”、“直接在另一元件上”、“直接在另一元件下方”、“直接在另一元件下面”、“直接在另一元件下”、“直接连接到另一元件”或“直接耦接到另一元件”时，不存在中间元件。
图1是根据实施例的半导体元件制造系统10的平面图。
参照图1，半导体元件制造系统10可包括第一气体供给162、第二气体供给164、温度控制器190、控制器160、质量流量控制器
(MFC)166和半导体元件制造装置100。
在这种情况下，半导体元件制造装置100可包括烘烤室110、第一加热板142、第二加热板144、湿度测量装置150、气体供应管170和排气管180。
烘烤室110可具有圆柱形形状，该圆柱形状具有执行工艺的空间。烘烤室110可被配置为将执行烘烤工艺的区域与外部隔离。排放气体的排气管180可连接到烘烤室110的上表面。排气阀182可安装在排气管180上，并且可打开和关闭其中的通道。
第一气体供给162和第二气体供给164中的每一个也可被称为气体供应装置。第一气体供给162和第二气体供给164可向烘烤室110中供应气体。第一气体供给162和第二气体供给164可包括气体供应源、气体供应管170和MFC 166。另外，供应气体的气体供应管170可连接到烘烤室110的上表面。MFC 166可安装在气体供应管170上。第一气体供给162可经由气体供应管170向烘烤室110供应第一气体。第二气体供给164可经由气体供应管170向烘烤室110供应第二气体。MFC 166可将来自第一气体供给162的第一气体的流速调节为第一流速。MFC 166可将来自第二气体供给164的第二气体的流速调节为第二流速。
加载到烘烤室110中的晶圆W可被放置在第一加热板142上。根据一些实施例，第一加热板142可将晶圆W加热至设定温度。根据一些实施例，在对晶圆W执行各种半导体元件制造工艺的同时，第一加热板142可支撑并固定晶圆W。第一加热板142可将晶圆W的温度维持在设定温度。第二加热板144可面向晶圆W的表面和光致抗蚀剂PR的表面。第二加热板144可与光致抗蚀剂PR的表面隔开特定距离。第二加热板144可将晶圆W加热至设定温度。
在晶圆W被安装在半导体元件制造装置100中并由第一加热板142支撑的同时可对晶圆W执行的工艺可包括：i)用于形成氧化物层的热氧化工艺；ii)，包括旋转涂布、曝光和显影的光刻工艺；iii)薄层沉积工艺；以及iv)干法或湿法蚀刻工艺。换言之，第一加热板142可包括用于在晶圆W的温度被维持在设定温度的任意半导体元件制造工艺中支撑晶圆W并维持晶圆W的温度的夹持装置。
可对晶圆W执行的薄层沉积工艺可以是例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、物理气相沉积(PVD)、反应脉冲调制激光沉积、分子束外延和直流(DC)磁控溅射中的任一种。
可对晶圆W执行的干法蚀刻工艺可包括例如反应离子蚀刻(RIE)、深RIE(DRIE)、离子束蚀刻(IBE)和氩(Ar)研磨中的任一种。在另一示例中，可对晶圆W执行的干法蚀刻工艺可包括原子层蚀刻(ALE)。另外，可对晶圆W执行的湿法蚀刻工艺可包括使用Cl2、HCl、CHF3、CH2F2、CH3F、H2、BCL3、SiCl4、Br2、HBr、NF3、CF4、C2F6、C4F8、SF6、O2、SO2和COS中的至少任一种作为蚀刻剂气体的蚀刻工艺。
根据一些实施例，可对晶圆W执行诸如化学机械抛光(CMP)工艺、离子注入工艺、光刻工艺等的平坦化工艺。
晶圆W可包括例如硅(Si)。晶圆W可包括诸如锗(Ge)的半导体元素或者诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)的化合物半导体。晶圆W可包括第一表面(即，活性表面)以及与第一表面相对的第二表面(即，非活性表面)。晶圆W可布置在第一加热板142上，使得晶圆W的第二表面面向第一加热板142。
加热板(例如，第一加热板142和/或第二加热板144)可包括温度传感器。温度传感器可嵌入在加热板中。然而，本公开的实施例不限于此，温度传感器可布置在加热板的上表面或下表面上。温度传感器可感测加热板的温度。温度传感器可按特定布置方式布置在加热板的中心区域、外围区域以及中心区域和外围区域之间的中间区域中。
温度控制器190可设定第一加热板142的第一温度。另外，温度控制器190可设定第二加热板144的第二温度。温度控制器190可接收由温度传感器测量的第一温度和第二温度(即，温度测量值)。温度控制器190可将测量的第一温度和第二温度发送到控制器160。
湿度测量装置150可在烘烤室110中。在一些实施例中，湿度测量装置150可被配置为测量烘烤室110内的湿度。在这种情况下，湿度可以是相对湿度或绝对湿度。湿度测量装置150可实时测量烘烤室110内的湿度，并且将测量的湿度发送至控制器160。
控制器160可控制MFC 166、温度控制器190和排气阀182中的每一个。MFC 166可从控制器160接收流量控制信号。MFC 166可基于流量控制信号来调节由第一气体供给162供应的第一气体的流量。另外，MFC 166可基于流量控制信号来调节由第二气体供给164供应的第二气体的流量。在一些实施例中，控制器160可打开和关闭排气阀182。
图2是根据实施例的半导体元件的制造方法的流程图。
参照图2，可在晶圆W上提供光致抗蚀剂PR(操作P210)。构成光致抗蚀剂PR的材料可对紫外(UV)线、深UV(DUV)线、极UV(EUV)线、准分子激光束、X射线和电子中的任一种敏感。在EUV曝光工艺的情况下，由于曝光期间的光子数小于诸如DUV的其它曝光工艺，所以可能需要使用具有高EUV吸收率的材料。因此，用于EUV应用的光致抗蚀剂PR材料可包括例如作为聚合物的羟基苯乙烯。此外，可提供碘苯酚作为EUV光致抗蚀剂PR的添加剂。
根据一些实施例，光致抗蚀剂PR的厚度可在约0.1μm至约2μm的范围内。根据一些实施例，光致抗蚀剂PR的厚度可在约200nm至约600nm的范围内。在EUV光致抗蚀剂PR的情况下，可通过旋转涂布具有稀释浓度的光致抗蚀剂溶液来提供具有薄厚度的EUV光致抗蚀剂PR。
在一些情况下，光致抗蚀剂PR可包括诸如氧化锡的无机材料。在这种情况下，即使在光刻工艺和后续工艺完成之后使用剥脱工艺去除光致抗蚀剂PR时，无机材料也可以以约1×1011/cm3或更小的浓度保留在光致抗蚀剂PR的下层中。当无机材料用作光致抗蚀剂PR时，可易于减小光致抗蚀剂PR的厚度，并且由于蚀刻选择性高，所以下面要描述的硬掩模层可被实现为较薄。
在这种情况下，可通过使用CVD或旋转涂布方法来提供光致抗蚀剂PR。
参照图1和图2，半导体元件制造装置100可以以第一流速从第一气体供给162向烘烤室110供应第一气体(操作P220)。第一气体可包括包含氧的气体。例如，第一气体可包括氧气(O2)、水蒸气(H2O)和二氧化氮(NO2)中的至少一种。在另一示例中，第一气体可包括活性氧族(ROS)，诸如单线态氧、超氧阴离子(O2 -)、过氧化物(O2 2-)、过氧化氢(H2O2)、羟基自由基(OH)和羟基离子(OH-)、臭氧(O3)、二氧化碳(CO2)、硫酸(SO2)等。
在这种情况下，包含在第一气体中的氧可包括所有可能的同位素。例如，包含在第一气体中的氧的原子量可以是16、17和18中的任一个。
半导体元件制造装置100可以以第二流速从第二气体供给164向烘烤室110供应第二气体(操作P230)。第二气体可包括不含氧的气体。不含氧的气体可包括气体，该气体包括不包含氧原子(O)的气体。根据一些实施例，第二气体可不包含空气中的水蒸气(H2O)。根据一些实施例，第二气体可不含氧(O2)。根据一些实施例，第二气体可不含二氧化氮(NO2)。根据一些实施例，第二气体可选择性地不包括氧(O2)、水蒸气(H2O)和二氧化氮(NO2)。
第一气体和第二气体可在被供应到烘烤室110之前被混合。第一气体的第一流速和第二气体的第二流速可由MFC 166调节。可在晶圆W被加载到烘烤室110中之前供应第一气体和第二气体。
可通过在烘烤室110中加热晶圆W来执行第一烘烤工艺(操作P240)。第一烘烤工艺可包括软烘烤工艺。软烘烤工艺(也称为预烘烤工艺)可包括去除留在涂布层(例如，光致抗蚀剂PR)上的有机溶剂，并加强涂布层(例如，光致抗蚀剂PR)和晶圆W之间的接合的工艺。第一烘烤工艺可在相对低的温度下执行。第一烘烤工艺可包括在曝光之前对晶圆W执行的烘烤工艺。根据一些实施例，可在约80度至约100度的温度下对光致抗蚀剂PR执行第一烘烤工艺约40秒至约100秒。
根据一些实施例，控制器160可在第一烘烤工艺期间基于晶圆W附近的温度调节第一气体的第一流速和第二气体的第二流速。控制器160可基于温度生成第一流速控制信号和第二流速控制信号。MFC 166可基于第一流速控制信号来调节供应到烘烤室110的第一气体的第一流速。另外，MFC 166可基于第二流速控制信号来调节供应到烘烤室110的第二气体的第二流速。
根据一些实施例，控制器160可调节流速比，即，第二气体的第二流速与第一气体的第一流速之比。除非另外明确地指定，否则下面提及的流速比可由下方的等式1定义。
(等式1)
根据实施例，控制器160可控制MFC 166，使得流速比为约0.1至约1.5。根据实施例，控制器160可控制MFC 166，使得流速比为约0.1至约0.5。根据实施例，控制器160可控制MFC 166，使得流速比为约0.2至约0.4。
根据实施例，基于烘烤室110中的温度增高，控制器160可减小流速比。根据实施例，基于烘烤室110中的温度降低，控制器160可增大流速比。
控制器160可在第一烘烤工艺期间基于烘烤室110内的湿度来调节第一气体的第一流速和第二气体的第二流速。控制器160可控制流速比，使得烘烤室110内的相对湿度为约50％至约80％。
根据实施例，基于烘烤室110中的湿度在约80％至约95％的范围内，控制器160可增大流速比。根据实施例，基于烘烤室110中的湿度在约83％至约85％的范围内，控制器160可增大流速比。根据实施例，基于烘烤室110中的湿度在约65％至约80％的范围内，控制器160可减小流速比。根据实施例，基于烘烤室110中的湿度在约75％至约77％的范围内，控制器160可减小流速比。
根据实施例，当第一气体包括水蒸气(H2O)并且烘烤室110中的相对湿度在约85％至约95％的范围内时，控制器160可将流速比调节为约0.5至约0.6。根据实施例，当第一气体包括水蒸气(H2O)并且烘烤室110中的相对湿度在约65％至约75％的范围内时，控制器160可将流速比调节为约0.2至约0.3。
可对经过烘烤的晶圆W执行曝光工艺(操作P250)。通常，可以以缩减投影方法执行使用EUV辐射束的曝光工艺。因此，由于形成在光刻掩模上的图案具有比要映射到实际晶圆W的图案更大的阈值尺寸，所以光刻工艺的可靠性可提高。
在这种情况下，曝光方法可被分类为连续拍摄的扫描方法和分步拍摄的分步方法。通常，可以以扫描方法执行EUV曝光工艺，并且EUV曝光装置通常可被称为扫描仪。另外，在EUV曝光装置中，可使用将光限制到光刻掩模的某一区域的狭缝来执行扫描。在这种情况下，狭缝可包括限制执行EUV曝光工艺的装置中的光以使得光均匀地照射在EUV光掩模上的单元。尽管通过狭缝将光限制为照射到EUV光掩模的某一区域，但是可在与扫描方向相反的方向上移动EUV光掩模的同时连续地照射光。如上所述，通过扫描EUV光掩模的整个区域而在测试晶圆W上照射光的区域可包括与全曝光(full shot)对应的区域。
图3是根据实施例的在曝光工艺之后执行烘烤工艺的方法的流程图。
参照图1和图3，可在晶圆W上提供光致抗蚀剂PR(操作P310)。提供光致抗蚀剂PR的方法可与上面参照图2描述的操作P210相同。
可对经过烘烤的晶圆W执行曝光工艺(操作P320)。根据实施例，在曝光工艺中，用于每个晶圆全曝光的曝光剂量可在约55mJ至约60mJ的范围内。根据实施例，在曝光工艺中，用于每个晶圆全曝光的曝光剂量可在约45mJ至约65mJ的范围内。根据实施例，在曝光工艺中，用于每个晶圆全曝光的曝光剂量可在约50mJ至约75mJ的范围内。根据实施例，在曝光工艺中，用于每个晶圆全曝光的曝光剂量可减小为在约53mJ至约57mJ的范围内。在一些实施例中，通过调节曝光时间，可调节曝光剂量的量。在这种情况下，曝光量可以是比现有曝光剂量小约10％的范围内的值。
可将包含氧的第一气体以第一流速供应到烘烤室110(操作P330)。另外，可将不含氧的第二气体以第二流速供应到烘烤室110(操作P340)。烘烤室110中第二气体的第二流速与第一气体的第一流速的流速比可维持在约75％至约85％。
在实施例中，第一气体和第二气体可被供应约30秒至约10分钟，并且可在烘烤工艺之前使光致抗蚀剂PR的氧溶解度饱和。在实施例中，第一气体和第二气体可被供应约1分钟至约5分钟，并且可在烘烤工艺之前使光致抗蚀剂PR的氧溶解度饱和。在这种情况下，可在对晶圆W执行的烘烤工艺开始之前供应第一气体和第二气体。在实施例中，可在晶圆W被加载到烘烤室110中之前供应第一气体和第二气体。
在晶圆W被加载到烘烤室110中之前，供应到烘烤室110的第一气体的第一流速和第二气体的第二流速之和可增加至超过参考流速。另外，当晶圆W被加载到烘烤室110中时，供应到烘烤室110的第一气体的第一流速和第二气体的第二流速之和可从参考流速减小。
在实施例中，参考流速可在约50lpm至约120lpm的范围内。在实施例中，参考流速可在约60lpm至约110lpm的范围内。在实施例中，参考流速可在约65lpm至约105lpm的范围内。在实施例中，第一流速和第二流速之和的增大或减小可以是参考流速的约30％。
图6是根据另一实施例的由半导体元件的制造方法生成的实验例的示意性曲线图。
在图6中，实验例的第一流速和第二流速之和被示出为实线，实验例的烘烤室110中的湿度被示出为另一实线。比较例的第一流速和第二流速之和被示出为虚线，比较例的烘烤室110中的湿度被示出为另一虚线。
参照图6，在晶圆加载时段D1中，实验例的第一流速和第二流速之和可大于参考流速。在晶圆加载时段D1中，比较例的第一流速和第二流速之和可小于实验例的第一流速和第二流速之和。
在晶圆处理时段D2中，实验例的第一流速和第二流速之和可小于参考流速。在晶圆处理时段D2中，比较例的第一流速和第二流速之和可大于实验例的第一流速和第二流速之和。
在晶圆卸载时段D3中，实验例的第一流速和第二流速之和可大于参考流速。在晶圆卸载时段D3中，比较例的第一流速和第二流速之和可小于实验例的第一流速和第二流速之和。
根据实施例，实验例的第一流速和第二流速之和可以是可变的。根据实施例，比较例的第一流速和第二流速之和可以是恒定的。
根据实验例，晶圆处理时段D2期间的第一流速和第二流速之和可不同于晶圆加载时段D1期间的第一流速和第二流速之和。根据实验例，晶圆处理时段D2期间的第一流速和第二流速之和可小于晶圆加载时段D1期间的实验例的第一流速和第二流速之和。
根据实验例，晶圆卸载时段D3期间的第一流速和第二流速之和可不同于晶圆处理时段D2期间的第一流速和第二流速之和。根据实验例，晶圆卸载时段D3期间的第一流速和第二流速之和可大于晶圆处理时段D2期间的实验例的第一流速和第二流速之和。
根据实验例，晶圆卸载时段D3期间的第一流速和第二流速之和可与晶圆加载时段D1期间的实验例的第一流速和第二流速之和基本上相同。
根据比较例，晶圆处理时段D2期间的第一流速和第二流速之和可与晶圆加载时段D1期间的第一流速和第二流速之和基本上相同。根据比较例，晶圆卸载时段D3期间的第一流速和第二流速之和可与晶圆处理时段D2期间的第一流速和第二流速之和基本上相同。
实验例的湿度的最大值可小于比较例的湿度的最大值，实验例的湿度的最小值可大于比较例的湿度的最小值。换言之，已经认定实验例的湿度比比较例的湿度更均匀。在这种情况下，湿度的均匀度可被量化为偏差或峰峰值。换言之，由于实验例的湿度的峰峰值小于比较例的湿度的峰峰值，所以实验例的湿度比比较例的湿度更均匀。
控制器160可基于晶圆W附近的温度和湿度来调节第一气体的第一流速和第二气体的第二流速(操作P330和操作P340)。控制器160的流速控制方法可与关于操作P240描述的流速控制方法相同。
可对经过曝光的晶圆W执行第二烘烤工艺(操作P350)。第二烘烤工艺可包括软烘烤工艺、曝光后烘烤(PEB)工艺和硬烘烤工艺。硬烘烤可以是随着光的强度由于在曝光工艺期间形成的驻波而变得不均匀使形成在光致抗蚀剂PR的表面上的曲率变平的工艺。另外，硬烘烤可使包含在光致抗蚀剂PR中的感光性化合物(PAC)活化，因此，形成在光致抗蚀剂PR上的曲率可减小。
硬烘烤可包括通过在执行曝光工艺和显影工艺之后使光致抗蚀剂PR固化来提高抗蚀刻耐久性并增加对晶圆W(或底层)的附着的工艺。与软烘烤工艺相比，硬烘烤工艺可在相对高的温度下执行。
可对经过烘烤的晶圆W执行显影工艺(操作P360)。显影工艺可包括去除涂布层的被曝光部分或未被曝光部分的工艺。显影工艺可包括向晶圆W上喷洒显影剂，然后旋转晶圆W以将显影剂均匀地涂布在晶圆W的整个表面上，或者将晶圆W浸入显影剂中特定时间。可通过使用显影工艺去除光致抗蚀剂PR的被曝光部分(或未被曝光部分)。根据一些实施例，在显影工艺之后，可对晶圆W进一步执行使用去离子水等的清洁工艺，以去除污染颗粒。
图4是在曝光工艺之后直至对晶圆W执行烘烤工艺由于曝光后延迟(PED)导致的工艺临界尺寸(CD)变化的曲线图。在图4中，垂直轴可表示CD(或比率)，水平轴可表示时间。另外，垂直轴的单位可以是百分比(％，nm)，水平轴的单位可以是分钟。在这种情况下，CD可被称为图案之间的距离。
参照图4，对于多个晶圆中的每一个，曝光工艺之后的烘烤工艺的执行可被延迟。在这种情况下，随着晶圆W的PED值增大，工艺CD可减小。当PED值为约5分钟时，工艺CD可发生约1％的变化。另外，当PED值为约10分钟时，工艺CD可发生约2％的变化。另外，当PED值为约15分钟时，工艺CD可发生约3％的变化。在一般工艺环境中，工艺CD的变化可被控制在约3％至约5％的水平。因此，考虑一般制造工艺分散(约1％至约2％的水平)，由于水分接触时间导致的工艺阈值尺寸的变化可能需要被控制到约1％至约3％。
已经认定即使根据PED的工艺CD总体减小，但随着PED值增大，减少范围逐渐减小。换言之，由于PED，已确认随着光致抗蚀剂PR的水分的暴露时间增加，工艺CD的值不断地改变为特定值。这样，已确认通过使光致抗蚀剂PR的氧溶解度饱和，工艺CD可维持恒定。
图5A至图5D是根据实施例的半导体元件的制造方法的效果的曲线图。
在图5A至图5D中，时间点t1可以是开始执行曝光工艺的时间点，时间点t2可以是开始执行PEB工艺的时间点。
图5A示出在不供应第一气体和第二气体的情况下对晶圆W执行PEB工艺的情况。另外，图5B示出晶圆W曝光于第一气体和第二气体直至PEB工艺的情况。图5C示出晶圆曝光于小于参照图5A至图5B使用的曝光量的曝光量以及曝光于第一气体和第二气体直至PEB工艺的情况。图5D是关于图5A至图C的结果，在曝光工艺之后直至PEB工艺，由于PED而引起的工艺CD变化的曲线图。
因此，参照图5A，在烘烤工艺期间光致抗蚀剂PR可曝光于水分，并且在时间点t2之后的区间中CD可逐渐减小。参照图5B，在时间点t1和时间点t2之间，光致抗蚀剂PR可曝光于第一气体和第二气体，CD可减小，并且在时间点t2之后的区间中，减小后的CD可维持恒定。
参照图5C，与图5A至图5B中的曝光量相比，光致抗蚀剂PR可以以相对低的曝光量被曝光，并且在时间点t1，CD可高于目标CD。此后，在时间点t1和时间点t2之间，光致抗蚀剂PR可曝光于第一气体和第二气体，CD可减小，并且在时间点t2之后的区间中，CD可恒定地维持在目标CD。
参照图5D，d1可表示图5A中的CD变化量，d2可表示图5B至图5C中的CD变化量。参照图5A，已经认定在PED期间光致抗蚀剂PR可曝光于水分，因此，CD变化量d1可较大。与图5A不同，参照图5B至图5C，光致抗蚀剂PR在烘烤工艺之前曝光于经过调节的气体(例如，包含氧的气体)，并且光致抗蚀剂PR的氧溶解度已经饱和。结果，已经认定CD变化量d2较低。
这样，通过减少曝光工艺中的曝光量，可预先将CD控制为高于目标CD。此后，通过供应第一气体和第二气体使光致抗蚀剂PR的氧溶解度饱和，CD可在PED期间形成为恒定。因此，半导体元件制造装置100可防止发生半导体工艺分散。这样，通过制造具有特定CD的晶圆W，可提高对晶圆W的均匀处理的可靠性。
图7是根据另一实施例的通过流量控制和排气控制方法生成的实验例的示意性曲线图。
在图7中，实验例的第一流速和第二流速之和可被示出为虚线，实验例的烘烤室110中的湿度被示出为另一虚线。比较例的第一流速和第二流速之和被示出为实线，比较例的烘烤室110中的湿度被示出为另一实线。在这种情况下，比较例可以是第一气体和第二气体被供应到烘烤室110的情况(例如，图6中的实验例)，实验例可示出除了比较例之外还调节排气的情况。
具体地，在晶圆加载时段D1’和晶圆卸载时段D3’中加载或卸载晶圆W的同时，排气管180被打开。在晶圆处理时段D2中，排气管180可在烘烤工艺(例如，PEB)期间被关闭。
在半导体工艺中，可能需要高气体流速的排气以去除留在烘烤室110内的光致抗蚀剂PR中的废气。由于高气体流速的排气，可再次向烘烤室110中供应高流速气体(例如，含水量高的气体)。
以高流速供应含水量高的气体可能对半导体元件制造装置100造成过度负担。为了防止这一问题，如图7中的晶圆处理时段D2’所示，半导体元件制造装置100在烘烤工艺期间关闭排气阀182。另外，如图7中的晶圆加载时段D1’和晶圆卸载时段D3’中所示，在向烘烤室110中加载或卸载晶圆的同时，排气阀182被打开。
参照图7，在晶圆加载时段D1’中，实验例的第一流速和第二流速的之和(或输入气体)可大于参考流速。在晶圆加载时段D1’中，比较例的第一流速和第二流速之和可大于实验例的第一流速和第二流速之和。
在晶圆处理时段D2’中，实验例的第一流速和第二流速之和可小于参考流速。在晶圆处理时段D2’中，比较例的第一流速和第二流速之和可与实验例的第一流速和第二流速之和基本上相同。
在晶圆卸载时段D3’中，实验例的第一流速和第二流速之和可大于参考流速。在晶圆卸载时段D3’中，比较例的第一流速和第二流速之和可大于实验例的第一流速和第二流速之和。
根据实施例，实验例的第一流速和第二流速之和可以是可变的。根据实施例，比较例的第一流速和第二流速之和可以是可变的。
根据实验例，晶圆处理时段D2’期间的第一流速和第二流速之和可不同于晶圆加载时段D1’期间的第一流速和第二流速之和。根据实验例，晶圆处理时段D2’期间的第一流速和第二流速之和可小于晶圆加载时段D1’期间的实验例的第一流速和第二流速之和。
根据实验例，晶圆卸载时段D3’期间的第一流速和第二流速之和可不同于晶圆处理时段D2’期间的第一流速和第二流速之和。根据实验例，晶圆卸载时段D3’期间的第一流速和第二流速之和可大于晶圆处理时段D2’期间的实验例的第一流速和第二流速之和。
根据实验例，晶圆卸载时段D3’期间的第一流速和第二流速之和可与晶圆加载时段D1’期间的实验例的第一流速和第二流速之和基本上相同。
根据比较例，晶圆处理时段D2’期间的第一流速和第二流速之和可小于晶圆加载时段D1’期间的第一流速和第二流速之和。根据比较例，晶圆卸载时段D3’期间的第一流速和第二流速之和可大于晶圆处理时段D2’期间的第一流速和第二流速之和。
实验例的湿度的最大值可小于比较例的湿度的最大值，并且实验例的湿度的最小值可大于比较例的湿度的最小值。换言之，已经认定实验例的湿度比比较例的湿度更均匀。在这种情况下，湿度的均匀度可被量化为偏差或峰峰值。换言之，由于实验例的湿度的峰峰值小于比较例的湿度的峰峰值，所以实验例的湿度比比较例的湿度更均匀。
通过在烘烤工艺期间关闭排气阀182并在其它时间段打开排气阀182，能够进一步降低供应到烘烤室110中的气体(例如，第一气体和第二气体)的流速。另外，如虚线所示，通过在加载或卸载晶圆W之前供应流速高于参考流速的气体，水分的变化范围进一步减小。这样，通过供应相对低流速气体并减小烘烤室110中的水分变化范围，烘烤工艺的稳定性可提高。另外，通过使用均匀处理，晶圆W的可靠性可提高。
图8是根据另一实施例的控制多个烘烤室110的半导体元件制造系统11的平面图。
参照图8，可提供多个半导体元件制造装置100，并且控制器160可分别控制用于多个烘烤室110(参照图1)的多个质量流量控制器166。控制器160可设定多个质量流量控制器166中的每一个的流速控制值。这样，控制器160可不同地控制到多个烘烤室110的流速。
第一气体供给162可供应第一气体。第一气体可被控制器160控制为第一流速。第二气体供给164可供应第二气体。第二气体可被MFC 166控制为第二流速。第一气体可被供应到多个烘烤室110，但是可以不同的流速供应到多个烘烤室110中的每一个。第二气体也可被供应到多个烘烤室110，但是可以不同的流速供应到多个烘烤室110中的每一个。
控制器160可控制供应到多个烘烤室110的气体。控制器160可接收多个烘烤室110中的每一个的温度和湿度。控制器160可基于温度和湿度来设定第二气体的第二流速与第一气体的第一流速的流速比。在一些实施例中，控制器160可不同地控制供应到多个烘烤室110中的每一个的气体的流速。
控制器160可监测多个烘烤室110的温度和湿度，并且调节供应到多个烘烤室110的气体的流速比。通过使用控制器160调节供应到多个烘烤室110中的每一个的气体的流速，半导体元件的产率可提高。这样，可防止多个烘烤室110中的每一个中的冷凝现象，并且可提高对晶圆W的均匀处理的可靠性。
图9是根据实施例的烘烤设备BA的示意性透视图。
参照图9，除了图1中的第一加热板142之外，烘烤设备BA还可包括烘烤室110、传送机器人380和基座模块390。
传送机器人380可将晶圆W引入烘烤设备BA中，或者将经过处理的晶圆W从烘烤设备BA取出。
烘烤室110可包括用于排放在晶圆W被加热时生成的气体的排气结构(例如，排气管180)。烘烤室110可在工艺期间将晶圆W与外部隔离。烘烤室110可防止用于处理晶圆W的热从其泄漏，并且防止晶圆W被烘烤室110外部的颗粒污染。烘烤室110可被配置为覆盖第一加热板142和晶圆W二者，或者仅覆盖晶圆W。
基座模块390可支撑包括在烘烤设备BA中的各种组件，诸如第一加热板142和烘烤室110。
当传送机器人380传送晶圆W时，可打开烘烤室110，可通过使用传送机器人380将晶圆W安装在第一加热板142上，并且可关闭烘烤室110。接下来，当晶圆W被充分加热时，可再次打开烘烤室110，并且可由传送机器人380取出晶圆W。
图10是根据实施例的包括烘烤设备BA的系统SYS的框图。
参照图10，系统SYS可包括旋转涂布器SC、光刻设备LA、烘烤设备BA和显影设备DA。
由系统SYS执行的工艺可包括制造实现于半导体晶圆或晶圆W上的半导体结构。由系统SYS执行的工艺可包括通过使用例如DUV或EUV光的半导体工艺。
旋转涂布器SC可以以旋转涂布的方法在半导体结构上提供光致抗蚀剂PR。
烘烤设备BA可包括参照图9描述的烘烤设备BA。根据一些实施例，烘烤设备BA可在通过旋转涂布器SC在晶圆W上施加光致抗蚀剂PR之后执行软烘烤工艺。根据一些实施例，在执行通过光刻设备LA的曝光工艺之后，烘烤设备BA可在PEB工艺和通过显影设备DA的显影工艺之后进一步执行硬烘烤工艺。
光刻设备LA可执行EUV光刻工艺。光刻设备LA可包括测量站和曝光站。
光刻设备LA可包括双级型设备，其包括两个晶圆台。两个晶圆台可以是用于测量的测量站和用于曝光的曝光站。因此，在一个晶圆台上的半导体结构被曝光的同时，可执行另一晶圆台上的半导体结构的曝光前测量。由于测量对准标记花费较长时间，并且光刻工艺是整个半导体工艺的工艺瓶颈，所以可通过提供两个晶圆台来提高半导体元件的产率。然而，实施例不限于此，光刻设备LA可包括单级型光刻设备，其包括一个晶圆台。
显影设备DA可对经过曝光的光致抗蚀剂PR进行显影，并且形成光致抗蚀剂PR图案。
根据一些实施例，系统SYS还可包括用于曝光后检查的检查设备。检查设备可包括角分辨散射计或散射计，例如光谱散射计。
系统SYS还可包括例如蚀刻设备。该蚀刻设备可使用经过显影的光致抗蚀剂PR图案作为蚀刻掩模来蚀刻晶圆W。在一些其它示例实施例中，系统SYS还可包括用于执行离子注入工艺、沉积工艺等的设备。
根据本公开的实施例，控制器160、MFC 166和温度控制器190当中的至少一个可包括至少一个计算机处理器和存储计算机指令的存储器，该计算机指令在由至少一个计算机处理器执行时被配置为使得控制器160、质量流量控制器166和/或温度控制器190执行本公开中所描述的其功能。
尽管已经参照附图具体地示出和描述了本公开的非限制性示例实施例，但是将理解，在不脱离本公开的精神和范围的情况下，可对本公开进行各种形式和细节上的改变。

Claims (20)

1.一种半导体元件的制造方法，所述制造方法包括：
在晶圆上提供光致抗蚀剂；
以第一流速向烘烤室供应包含氧的第一气体，使得所述光致抗蚀剂的氧溶解度变得饱和，并且以第二流速向所述烘烤室供应不含氧的第二气体；以及
在所述烘烤室中对所述晶圆执行烘烤工艺。
2.根据权利要求1所述的制造方法，还包括在所述烘烤工艺之后对所述晶圆执行曝光工艺。
3.根据权利要求1所述的制造方法，其中，向所述烘烤室供应所述第一气体和所述第二气体包括：在所述晶圆被加载在所述烘烤室中之前，向所述烘烤室供应所述第一气体和所述第二气体。
4.根据权利要求1所述的制造方法，其中，所述第一气体和所述第二气体在被供应到所述烘烤室之前被混合。
5.根据权利要求1所述的制造方法，其中，使用化学气相沉积工艺或旋转涂布工艺来提供所述光致抗蚀剂。
6.根据权利要求1所述的制造方法，其中，对所述晶圆执行所述烘烤工艺包括：
加热所述晶圆；
感测所述晶圆附近的温度；以及
基于所述晶圆附近的所述温度，调节所述第一气体的所述第一流速和所述第二气体的所述第二流速。
7.根据权利要求1所述的制造方法，其中，对所述晶圆执行所述烘烤工艺包括：
测量所述烘烤室内的湿度；以及
基所述于湿度，调节所述第一气体的所述第一流速和所述第二气体的所述第二流速。
8.根据权利要求1所述的制造方法，其中，对所述晶圆执行所述烘烤工艺包括：
加热所述晶圆；
感测所述晶圆附近的温度；
测量所述烘烤室内的湿度；以及
基于所述晶圆附近的所述温度和所述烘烤室内的所述湿度，调节所述第一气体的所述第一流速和所述第二气体的所述第二流速。
9.一种半导体元件的制造方法，所述制造方法包括：
执行曝光工艺，在所述曝光工艺中，以55mJ至60mJ的曝光量对晶圆进行曝光；
以第一流速向烘烤室供应包含氧的第一气体，并且以第二流速向所述烘烤室供应不含氧的第二气体；
在执行所述曝光工艺之后，将所述晶圆加载到所述烘烤室中；
在将所述晶圆加载到所述烘烤室中之后，对所述晶圆执行烘烤工艺；以及
在执行所述烘烤工艺之后对所述晶圆执行显影工艺。
10.根据权利要求9所述的制造方法，其中，所述烘烤室中的所述第二气体的所述第二流速与所述第一气体的所述第一流速的流速比在0.1至1.5的范围内。
11.根据权利要求10所述的制造方法，其中，供应所述第一气体和所述第二气体包括：向所述烘烤室供应所述第一气体和所述第二气体1分钟至5分钟，使得所述光致抗蚀剂的氧溶解度在执行所述烘烤工艺之前变得饱和。
12.根据权利要求9所述的制造方法，其中，供应所述第一气体和所述第二气体包括：在所述晶圆的加载期间，将所述第一气体的所述第一流速和所述第二气体的所述第二流速之和增大为大于预定参考流速。
13.根据权利要求9所述的制造方法，还包括在执行所述烘烤工艺之后将所述晶圆从所述烘烤室卸载，
其中，供应所述第一气体和所述第二气体包括：在所述晶圆的卸载期间，将所述第一气体的所述第一流速和所述第二气体的所述第二流速之和增大为大于预定参考流速。
14.根据权利要求13所述的制造方法，其中，向所述烘烤室供应所述第一气体和所述第二气体包括：在执行所述烘烤工艺之前，在所述晶圆处于所述烘烤室中时，将所述第一气体的所述第一流速和所述第二气体的所述第二流速之和减小为小于所述预定参考流速。
15.根据权利要求9所述的制造方法，其中，包含氧的所述第一气体包括包含水分的气体。
16.根据权利要求9所述的制造方法，其中，对所述晶圆执行所述烘烤工艺包括：
加热所述晶圆；
感测所述晶圆附近的温度；以及
基于所述晶圆附近的所述温度，调节所述第一气体的所述第一流速和所述第二气体的所述第二流速。
17.根据权利要求9所述的制造方法，其中，对所述晶圆执行所述烘烤工艺包括：
测量所述烘烤室内的湿度；以及
基于所述湿度，调节所述第一气体的所述第一流速和所述第二气体的所述第二流速。
18.根据权利要求10所述的制造方法，其中，供应所述第一气体和所述第二气体包括：在预定参考流速的30％的范围内增大或减小所述第一流速和所述第二流速。
19.一种半导体元件的制造方法，所述制造方法包括：
在晶圆上提供光致抗蚀剂；
以第一流速向烘烤室供应包含氧的第一气体，并且以第二流速向所述烘烤室供应不含氧的第二气体；以及
在所述烘烤室中对所述晶圆执行第一烘烤工艺，
其中，在执行所述第一烘烤工艺时，供应到所述烘烤室的所述第一气体的所述第一流速和所述第二气体的所述第二流速之和被减小为小于预定参考流速，并且所述烘烤室内的气体不被排放。
20.根据权利要求19所述的制造方法，还包括：
在执行所述第一烘烤工艺之后对所述晶圆执行曝光工艺；
在执行所述曝光工艺之后对所述晶圆执行第二烘烤工艺；以及
在执行所述第二烘烤工艺之后对所述晶圆执行显影工艺，
其中，对所述晶圆执行所述第二烘烤工艺包括：
将所述晶圆加载到所述烘烤室中；
加热所述晶圆；以及
将所述晶圆从所述烘烤室卸载，
其中，供应所述第一气体和所述第二气体包括：在所述第二烘烤工艺期间，在加载所述晶圆和卸载所述晶圆时，将供应到所述烘烤室的所述第一气体的所述第一流速和所述第二气体的所述第二流速之和增大为大于预定参考流速，并且
其中，所述制造方法还包括：在所述第二烘烤工艺期间，在加载所述晶圆和卸载所述晶圆时，排放所述烘烤室内的气体。
CN202310717086.9A 2022-06-16 2023-06-16 使用极紫外的半导体元件的制造方法 Pending CN117253786A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220073721A KR20230172941A (ko) 2022-06-16 2022-06-16 EUV(Extreme Ultra Violet)를 이용한 반도체 소자 제조 방법
KR10-2022-0073721 2022-06-16

Publications (1)

Publication Number Publication Date
CN117253786A true CN117253786A (zh) 2023-12-19

Family

ID=89125319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310717086.9A Pending CN117253786A (zh) 2022-06-16 2023-06-16 使用极紫外的半导体元件的制造方法

Country Status (3)

Country Link
US (1) US20230411155A1 (zh)
KR (1) KR20230172941A (zh)
CN (1) CN117253786A (zh)

Also Published As

Publication number Publication date
US20230411155A1 (en) 2023-12-21
KR20230172941A (ko) 2023-12-26

Similar Documents

Publication Publication Date Title
US6689519B2 (en) Methods and systems for lithography process control
JP5148592B2 (ja) 基板上の残留物を除去するための後エッチング処理システム
US20230314954A1 (en) Dry backside and bevel edge clean of photoresist
US8198005B2 (en) Method of forming resist pattern
JP5391055B2 (ja) 半導体装置の製造方法及び半導体装置の製造システム
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
US6420098B1 (en) Method and system for manufacturing semiconductor devices on a wafer
Palmateer et al. Optimization of a 193-nm silylation process for sub-0.25-um lithography
WO2006062795A2 (en) Protoresist strip using solvent vapor
KR100601979B1 (ko) 반도체 웨이퍼의 베이킹 장치
KR100747129B1 (ko) 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치
CN117253786A (zh) 使用极紫外的半导体元件的制造方法
US8808788B2 (en) Processing a wafer with a post application bake (PAB) procedure
JP2002043215A (ja) レジストパターン形成方法および半導体製造装置および半導体装置および携帯情報端末
KR102676684B1 (ko) 금속 함유 포토레지스트로부터 금속성 (metallic) 오염의 제어
JP2011066119A (ja) 半導体装置の製造装置および製造方法
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 ｃｄ조절 방법
TW202314381A (zh) 乾式光阻系統及使用方法
KR20230159895A (ko) 금속 함유 포토레지스트로부터 금속성 (metallic) 오염의 제어
KR20240095473A (ko) 금속 함유 포토레지스트로부터 금속성 오염의 제어
JP2005166999A (ja) 基板の処理方法及び基板の露光時の露光量又は焦点位置の変動による基板の処理への影響を低減する方法
CN117806125A (zh) 衬底处理系统
TW202020574A (zh) 基板處理方法及基板處理系統
KR20060040808A (ko) 반도체 메모리 소자 제조용 베이크 챔버
JPH10172887A (ja) フォトリソグラフィー工程の露光方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication