KR100747129B1 - 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치 - Google Patents

포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치 Download PDF

Info

Publication number
KR100747129B1
KR100747129B1 KR1020027010335A KR20027010335A KR100747129B1 KR 100747129 B1 KR100747129 B1 KR 100747129B1 KR 1020027010335 A KR1020027010335 A KR 1020027010335A KR 20027010335 A KR20027010335 A KR 20027010335A KR 100747129 B1 KR100747129 B1 KR 100747129B1
Authority
KR
South Korea
Prior art keywords
baking
thickness
wafer
photoresist layer
fourier transform
Prior art date
Application number
KR1020027010335A
Other languages
English (en)
Other versions
KR20030034040A (ko
Inventor
랜스포드제레미
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030034040A publication Critical patent/KR20030034040A/ko
Application granted granted Critical
Publication of KR100747129B1 publication Critical patent/KR100747129B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

포토레지스트 베이킹 공정들을 제어하기 위한 방법과 장치가 개시된다. 포토레지스트층을 갖는 웨이퍼(205)가 제공된다. 포토레지스트층의 제 1 두께는 타원계(275)에 의해 측정되고, 포토레지스트층의 제 1 퓨리에 변환 적외선 스펙트럼은 퓨리에 변환 적외선 분광장치(280)에 의해 발생된다. 제 1 두께와 제 1 퓨리에 변환 적외선 스펙트럼들을 기초로, 베이킹 시간과 베이킹 온도가 결정된다. 이후, 웨이퍼(205)는 상기 베이킹 시간 동안 상기 베이킹 온도로 베이킹된다.

Description

포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치{METHOD AND APPARATUS FOR CONTROLLING PHOTORESIST BAKING PROCESSES}
본 발명은 일반적으로 웨이퍼 제작 공정 특히, 웨이퍼를 제조하는 동안 웨이퍼의 포토레지스터 베이킹 공정을 제어하는 방법과 장치에 관한 것이다.
통상적으로, 반도체 디바이스들은 포토리소그래픽을 사용하여 패턴을 형성시킨다. 기판 재료(substrate material), 금속, 절연체 등과 같은 기재(base material)는 포토레지스트로 일컬어지는 감광성 물질로 코팅된다. 포토레지스트는 일반적으로 자외선, X-레이 또는 전자선과 같은 활성 광선에 민감하다. 포토레지스트는 기판의 비-공정 부분들을 선택적으로 보호하기 위해 상기 기재 위에 증착된다. 이후, 기재 위에 포토레지스트 패턴을 형성하기 위하여, 포토마스크 또는 레티클을 통해 포토레지스트 필름 위에 선택적으로 노광된다. 이후, 노광된 포토레지스트 또는 노광되지 않은 포토레지스트 중 하나를 제거하기 위해 포토레지스트는 현상된다.
일반적으로 포토레지스트는 두 가지 형태 즉, 포지티브 형태와 네거티브 형태가 있다. 포지티브 포토레지스트는 노광된 부분이 현상액으로 용해되고, 노광되지 않은 부분은 용해되지 않는 형태이다. 그 반면, 네거티브 포토레지스트는 반대 형태의 것이다. 어떤 포토레지스트 물질들은 빛에 노광되는 것만으로는 현상액 내에서 용해 가능 상태에서 용해 불가능 상태로의 전환을 완료하지 않는다. 화학적-증폭 포토레지스트(chemically-amplified photoresist)라고 칭하는 이러한 포토레지스트 물질들은 용해성으로부터 불용해성으로의 전환(즉, 포지티브 레지스트에 대해)을 완료하기 위해서는 후노광 베이킹 공정을 거치게 된다.
화학적-증폭 포토레지스트를 사용하는 공정은 도 1a 내지 도 1d 를 참조로 하여 더 상세하게 설명된다. 도 1a는 포토레지스트층(14)이 증착되어 있는 기재(12)를 포함하는 웨이퍼(10)의 단면도를 보여준다. 도 1b에서, 포토레지스트층(14)는 노광 영역(16)들이 한정될 수 있도록 포토마스크(미도시)를 통해 광원에 노광된다. 빛에 의한 노광은 포토레지스트층(14)의 표면에 있는 노광된 영역(16)들에 수소 유리기들(hydrogen free radicals)이 형성되게 한다. 도 1c에서, 웨이퍼(10)는 용해성 전환 화학 반응을 완료하고 베이킹 영역들(18)을 형성하기 위해서 후노광 베이킹된다. 후노광 베이킹을 하는 동안, 상기 수소 유리기들은 아랫쪽으로 확산되어 노광된 영역(16)들의 밑에 있는 포토레지스트(14)와 반응한다. 전형적으로, 딥 UV 포토레지스트층(14)에 대한 후노광 베이킹 시간은 약 60-90초이다. 이후, 도 1d 에 예시된 바와 같이, 남아 있는 포토레지스트(14)를 제거하기 위해(즉, 도 1d에 예시된 네거티브 레지스트에 대하여) 또는 베이킹 부분(18)들을 제거하기 위해(즉, 미도시된 포지티브 레지스트에 대하여) 현상액이 적용된다. 이후, 웨이퍼(205) 상에서 수행되는 이후의 어떠한 식각에 대한 포토레지스트(14)의 저항력을 더 증가시키기 위하여, 웨이퍼(10)에는 UV 베이킹 공정이 수행된다. 남아 있는 포토레지스트(즉, 베이킹된 영역(18)들 내의 포토레지스트)는 플라스마 식각 또는 습식 식각과 같은 공정을 이용해서 제거된다. 플라스마 제거 툴(plasma strip tool)은 플라스마 인핸스트, 이온화 산소/산소기(plasma enhanced, ionized oxygen/oxygen radical)들을 사용한다. 전형적으로 습식 식각 툴은 황산/과산화수소 혼합물을 이용하며, 이후 헹굼 또는 일련의 표준 세정이 수행된다.
자외선 베이킹 공정은 포토레지스트층에서의 교차 결합(cross-linking)을 증가시키기 때문에 포토리소그래피에서 중요한 단계이다. 이러한 교차 결합의 양이 증가함에 따라, 포토레지스트의 식각에 대한 저항력도 또한 증가하는데, 이것은 웨이퍼 상에 수행되는 이후의 식각 공정에 대해 바람직하다. 이러한 교차 결합들뿐 아니라, 자외선 베이킹 공정은 또한 포토레지스트층으로부터 부가적인 용제들을 제거함으로써, 식각에 대한 저항력을 더욱 증가시킨다. 하지만, 포토레지스트 물질이 식각 공정에 대해 더 저항적이 되기 때문에, 포토레지스트를 제거하기가 더욱 어렵게 된다. 따라서, 포토레지스트는, 너무 많은 교차 결합으로 인해 이후의 포토레지스트 제거 공정이 이루어지기가 어려울 정도는 아닌, 식각에 대한 충분한 저항력을 제공하는 것이 바람직하다.
본 발명의 목적은 상기 설명한 하나 이상의 문제점들로 인한 영향들을 없애거나 적어도 줄이는 것이다.
본 발명의 하나의 양상에서는, 포토레지스트층을 가지고 있는 웨이퍼를 베이킹하는 방법이 제공된다. 포토레지스트층의 제 1 두께가 측정되고, 포토레지스트층의 제 1 퓨리에 변환 적외선(FTIR) 스펙트럼들이 발생된다. 제 1 두께와 제 1 퓨리 에 변환 적외선 스펙트럼들에 기초하여, 베이킹 시간과 베이킹 온도가 결정된다. 그런 다음, 웨이퍼는 상기 베이킹 시간 동안 상기 베이킹 온도로 베이킹된다.
본 발명의 또다른 양상에서는, 포토레지스트층을 갖는 웨이퍼를 베이킹하는 장치가 제공된다. 상기 장치는 포토레지스트층의 제 1 두께를 측정하는 데 적합한 타원계(이는, 일반적으로는 계측 장치(metrology unit)라 통칭되고 있다)와 포토레지스트층의 제 1 퓨리에 변환 적외선 스펙트럼들을 발생시키는 데 적합한 퓨리에 변환 적외선(FTIR) 분광장치를 포함하여 구성된다. 또한, 제 1 두께와 제 1 FTIR 스펙트럼들에 기초하여 베이킹 시간과 베이킹 온도를 결정하도록 한 제어기가 제공된다. 또한, 상기 베이킹 시간 동안 상기 베이킹 온도로 웨이퍼를 베이킹하도록 한 베이킹 장치가 제공된다.
본 발명은 첨부 도면들과 함께 설명되는 하기의 상세한 설명을 참조함으로써 좀 더 명확히 이해될 수 있으며, 도면들에서 동일한 참조 부호들은 동일한 요소들을 나타낸다.
도 1a 는 포토레지스트층이 형성되어 있는 종래 기술의 기판을 나타내는 단면도이다.
도 1b 는 포토레지스트가 광원에 노광된 후의 도 1a 의 기판을 나타내는 단면도이다.
도 1c 는 후노광 베이킹 공정을 거친 후의 도 1b 의 기판을 나타내는 단면도이다.
도 1d 는 노광되지 않은 부분을 제거하기 위해 포토레지스트가 현상된 후의 도 1b의 기판을 나타내는 단면도이다.
도 2 는 일 실시예에 따라 웨이퍼를 자외선에 베이킹하는 예시적인 공정 라인을 나타내는 개략도이다.
도 3 은 다른 실시예에 따라 진보된 공정 제어(APC) 체계상에서의 웨이퍼들의 자외선 베이킹에 관련된 데이터의 통신을 나타내는 개략도이다.
도 4a 와 도 4b 는 본 발명의 일 실시예에 따라 최적의 자외선 베이킹 파라미터들을 결정하는 공정을 나타내는 도면이다.
본 발명은 다양한 수정들과 변형들을 갖지만, 본원에서는 특정 실시예들이 예시적으로 상세히 설명된다. 하지만, 이러한 특정 실시예들은 본 발명을 개시된 특정 형태들로 한정하지 않는다는 것에 유념해야 한다. 본 발명은 첨부된 청구항들에 의해 규정되는 본 발명의 정신 및 범위 내에 있는 모든 수정들, 등가물들 및 대안들을 포함한다.
이하, 본 발명의 예시적인 실시예들을 설명한다. 명확성을 위하여, 본원에서는 실제 실행의 모든 특징들을 다 설명하지는 않는다. 물론, 어떠한 실제 실시예의 개발에 있어서, 가령 구현되는 예에 따라 변하게 되는 시스템 관련 제약 사항들 및 사업 관련 제약 사항들과의 적합화와 같은 개발자의 특정 목표들을 달성하기 위해서는 여러 가지 구현 수단의 특정을 위한 결정들이 이루어져야 한다는 것을 알 수 있을 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적이지만, 그럼에도 불구하고 본원의 개시의 이익을 갖는 당업자에게 있어서는 일반적으로 취해지는 조치임을 알 수 있을 것이다.
이제, 도면들 특히, 도 2 를 참조하면, 웨이퍼(205)의 포토리소그래피 패턴 형성을 수행하는 공정 라인(200)의 간략한 블럭도가 제공되어 있다. 공정 라인 (200)은 그 위에 패턴을 형성하는 포토마스크를 이용하여 웨이퍼(205) 위의 포토레지스트층을 광원에 노광시키는 스테퍼(210)를 포함한다. 이후, 웨이퍼(205)는 웨이퍼(205)상에서 후노광 베이킹을 수행하는 후노광 베이킹 장치(220)에 이송된다.
베이킹 장치(220)에서의 후노광 베이킹에 이어서, 웨이퍼(205)는 냉각기 (cool down station)(230) 및 현상기(240)로 이송되며, 이 현상기(240)에서 노광되지 않은 포토레지스트가 제거된다. 그러고 나서 웨이퍼(205)는 이 웨이퍼를 자외선 베이킹 처리하는 자외선 베이킹 장치(245)로 이송된다. 자외선 베이킹 공정은 웨이퍼(205)의 포토레지스트층 내의 교차 결합을 개선시킴으로써, 웨이퍼(205) 상에서 수행되는 이후의 어떠한 식각에 대한 포토레지스트의 저항력을 증가시킨다. 자외선 베이킹은 또한 포토레지스트층으로부터 부가적인 용제들을 제거함으로써, 그의 저항력을 더욱 증가시킨다. 전형적으로, 포토레지스트층에서 식각에 대한 저항력의 정도에 영향을 미치는 몇몇의 변화의 원인이 있다. 그것들은 자외선의 강도, 자외선 베이킹 지속 기간, 포토레지스트층에서의 용제의 변화량, 포토레지스트 수지의 변화량, 포토레지스트의 실제 두께 등을 포함한다.
웨이퍼(205)는 미리 정해진 베이킹 시간 uv_bake_time 동안 자외선 베이킹 장치(245)에 위치되고, 미리 정해진 베이킹 온도 uv_bake_temp 로 가열된다. 본 발명은 자외선 베이킹 장치(245)에 대한 소망하는 uv_bake_time 과 uv_bake_temp 를 결정하는 것을 포함한다. 이는 웨이퍼(205)의 포토레지스트 물질 내에서 충분한 교차 결합을 허용함으로써, 식각에 대한 충분한 저항력을 제공하지만, 포토레지스트 제거 공정이 이루어지기 어려울 정도는 아니다.
자외선 베이킹 장치(245)에서 자외선 베이킹을 한 후, 웨이퍼(205)는 웨이퍼 (205)의 표면에 포토레지스트에 의해 형성된 패턴을 식각하기 위해 식각 장치(250)로 이송된다. 이 식각 단계를 끝낸 후, 웨이퍼(205)는 포토레지스트 제거 툴(260)로 이송되어 패터닝된 포토레지스트층의 잔여물이 제거된다. 이후, 검사 툴(265)이 포토레지스트가 웨이퍼(205)로부터 완전하게 제거되었는지 확인하기 위해 이용된다.
본 발명의 일 실시예에 따라, 공정 제어기(270)는 웨이퍼(205)상에 존재하는 포토레지스트 물질의 양적 및/또는 질적인 특성들에 기초하여 최적의 uv_bake_time 및/또는 uv_bake_temp 를 결정하기 위해서 적어도 자외선 베이킹 장치(245)와 인터페이스한다. 예시된 실시예에서, 공정 제어기(270)는 웨이퍼(205) 상의 포토레지스트층의 두께뿐만 아니라 포토레지스트 물질 내에 존재하는 교차 결합들의 양에 따라 자외선 베이킹 장치(245)의 uv_bake_time 과 uv_bake_temp 설정값들을 결정한다.
uv_bake_time 과 uv_bake_temp 파라미터들을 최적화하기 위해서, 장치(245)에 의한 자외선 베이킹 이전에, 타원계(ellipsometer)(이는, 일반적으로 계측 장치(metrology unit)라 통칭되고 있는 것이다)(275)가 웨이퍼(205) 상의 포토레지스트의 두께를 측정하는 데 사용된다. 포토레지스트의 두께는 베이킹 이전에 결정되고, 웨이퍼(205)의 prebake_thickness 를 산출한다. 타원계(275)에 의해 포토레지스트 두께를 확인하는 방식은 종래 기술에 공지되어 있다. 따라서, 이런 공정의 특징들은 불필요하게 본 발명을 애매하게 하는 것을 피하기 위해 여기서 논의하지 않는다. 또한, 본 발명의 정신 및 범위내에서, 포토레지스트층의 두께를 측정하기 위해서 다른 장치들이 타원계 대신 이용될 수 있다는 것을 알 수 있을 것이다.
포토레지스트층의 두께 측정에 부가하여, 퓨리에 변환 적외선(FTIR) 분광 장치(280)는 웨이퍼(205)상에 존재하는 포토레지스트 물질에 있는 교차 결합의 양을 측정하는데 사용된다. 퓨리에 변환 적외선 분광 장치(280)는 웨이퍼(205)가 베이킹 장치(245)에 의한 자외선 베이킹 공정을 거치기 전에, FTIR_prebake_spectra 를 발생시킨다. 또한, 퓨리에 변환 적외선 분광 장치(280)가 퓨리에 변환 적외선 스펙트럼들을 발생시키는 방식은 종래기술에 공지되어 있으며, 이에 대한 상세한 설명은 본 발명을 애매하게 하지 않도록 여기서는 설명되지 않는다.
자외선 베이킹 장치(245)에 의해 웨이퍼(205)를 베이킹한 다음, 타원계(275)가 다시 이용되어 웨이퍼(205) 상의 포토레지스트층의 두께를 측정하여, postbake_thickness를 산출한다. 유사하게, 웨이퍼(205)의 퓨리에 변환 적외선 스펙트럼들은 베이킹 후 퓨리에 변환 적외선 분광 장치(280)에 의해 얻어지고, 웨이퍼(205)의 FTIR_postbake_spectra를 산출한다.
자외선 베이킹 장치(245)의 소망하는 uv_bake_time과 uv_bake_temp 파라미터들은 공정 라인(200)에 의해 이전에 처리되었던 웨이퍼들(205)의 배치(batch)들 또는 로트(lot)들로부터 얻어진 이전의 데이터의 수집에 기초하여 결정된다. 이 데이터를 얻기 위해서, 타원계(275)는 포토레지스트의 전/후 베이킹 두께(즉, 파라미터들 prebake_thickness 와 postbake_thickness)를 결정하는 데 사용되고, 퓨리에 변환 적외선 분광 장치(280)는 상기 설명한 바와 같이 FTIR_prebake_spectra 와 FTIR_postbake_spectra 를 얻는데 사용된다. 이 데이터는 공정 라인(200)에 의해 처리된 웨이퍼들(205)의 특정 로트에 사용된 특정한 uv_bake_time 과 uv_bake_temp와 함께 저장된다. 일 실시예에 따라, 데이터는 공정 제어기(270)에서 데이터베이스 저장 장치(285)에 저장될 수 있다.
다른 실시예에 따르면, 자외선 베이킹 장치(245), 타원계(275) 및 퓨리에 변환 적외선 분광 장치(280)는 도 3 에 도시된 바와 같이 진보된 공정 제어 하부구조 (APC framework)(310)에 결합된다. 이러한 실시예에서, 공정 제어기(270)의 기능은 자외선 베이킹 최적화 소프트웨어 장치(320)에서 실시될 수 있다. 타원계(275)와 퓨리에 변환 적외선 분광 장치(280)는 처리된 웨이퍼(205)로부터 얻어진 전/후 베이킹 두께 측정치들 및 전/후 베이킹 퓨리에 변환 적외선 스펙트럼들을 각각 진보된 공정 제어 하부구조(310)를 통해 자외선 베이킹 최적화 소프트웨어 장치(320)로 전송한다. 이전의 실시예에서의 공정 제어기(270)와 유사하게, 소프트웨어 장치 (320)는 이전에 저장된 데이터에 기초하여 소망하는 uv_bake_time 과 uv_bake_temp 파라미터들을 결정한다.
웨이퍼(205)의 현재 로트가 공정 라인(200)에 의해 처리될 때, 포토레지스트의 두께 prebake_thickness에 대한 측정치는 타원계(275)에 의해 얻어지고, 상기 웨이퍼의 현재 로트에 대한 포토레지스트의 교차 결합의 양인 FTIR_prebake_spectra가 퓨리에 변환 적외선 분광 장치(280)에 의해서 확인된다. 상기 웨이퍼의 현재 로트에 대한 이들 파라미터들은 공정 라인(200)에 의해 처리된 웨이퍼들(205)의 현재 로트에 대한 소망하는 postbake_thickness 및 FTIR_postbake_spectra을 산출하는 소망하는 uv_bake_time과 uv_bake_temp 를 결정하기 위하여, 공정 제어기(270)에 의해 저장된 데이터와 비교된다. 따라서, 자외선 베이킹 장치(245)에 대한 uv_bake_time과 uv_bake_temp 의 설정값들은 소망하는 후베이킹 포토레지스트의 두께와 후베이킹 퓨리에 변환 적외선 스펙트럼들을 산출하도록 조정된다. 또한, 웨이퍼들(205)의 현재 로트에 관련된 데이터의 수집은 이후 처리되는 웨이퍼들(205)의 최적의 자외선 베이킹 시간과 온도 설정값을 결정하는 것을 돕기 위해 이전에 저장된 데이터와 함께 저장된다. 데이터베이스(285)를 갱신함으로써, 공정 제어기(270)는 규정된 시간이 지난 후 공정 라인(200)내에서 생길 수 있는 어떠한 변화들에 대해 더 나은 보상을 할 수 있다.
이제 도 4a 와 도 4b 를 참조하면, 공정 라인(200)에 의해 처리되는 웨이퍼들(205)의 현재 로트에 대한 uv_bake_time과 uv_bake_temp를 제어하기 위한 공정 (400)이 제공된다. 타원계(275)가 공정 라인(200)에서 자외선 베이킹 장치(220)로 보내지기 전에 웨이퍼들(205)의 현재 로트에 대한 포토레지스트 물질의 두께 (prebake_thickness)를 결정하는 블럭(410)으로부터 공정(400)은 시작된다.
블럭(420)에서는, 포토레지스트 물질에서의 교차 결합의 양이 퓨리에 변환 적외선 분광 장치(280)에 의해서 웨이퍼들(205)의 현재 로트에 대하여 결정되며, 상기 장치(280)는 웨이퍼들(205)의 로트를 베이킹하기 전에 FTIR_prebake_spectra를 산출한다.
블럭(430)에서, 현재 로트 이전에 처리되었던 웨이퍼(205)의 로트들에 의해 이전에 발생되었던 데이터베이스(285)에 저장된 데이터를 기초로, 공정 제어기(270)는 소망하는 uv_bake_time과 uv_bake_temp를 결정한다. 소망하는 prebake_thickness 및 FTIR_prebake_spectra을 산출하는 데 사용되는 uv_bake_time과 uv_bake_temp를 결정하기 위해서, 타원계(275)와 퓨리에 변환 적외선 분광 장치(280)에 의해 각각 발생된 웨이퍼들(205)의 현재 로트에 대한 prebake_thickness와 FTIR_prebake_spectra는 데이터베이스(285)에 이전에 저장된 데이터와 비교된다.
블럭(440)에서, 공정 제어기(270)는 블럭(430)에서 결정된 소망하는 uv_bake_time과 uv_bake_temp에 상응하는 자외선 베이킹 장치(245)의 설정값들을 조정한다. 소망하는 베이킹 시간과 온도에서 웨이퍼(205)의 현재 로트를 베이킹한 후, 타원계(275)는 블럭(450)에서 웨이퍼들(205)의 현재 로트의 postbake_thickness를 측정한다. 포토레지스트의 후베이킹 두께를 결정한 후, 퓨리에 변환 적외선 분광 장치(280)는 블럭(460)에서 웨이퍼들(205)의 현재 로트에 대한 FTIR_postbake_spectra를 측정한다. 그 후에, 블럭(470)에서, uv_bake_time, uv_bake_temp, prebake_thickness, FTIR_prebake_spectra, postbake_thickness 및 FTIR_postbake_spectra를 포함하는 웨이퍼들(205)의 현재 로트에 대해 새로 얻어진 데이터는, 공정 제어기(270)에 의해서 이후 생성되는 웨이퍼(205)에 대한 최적의 자외선 베이킹 시간과 온도를 결정할 때에 이용될 수 있도록 데이터베이스(285)에 저장된다.
블럭(480)에서, 웨이퍼는 식각 공정을 거치고, 블럭(485)에서는 웨이퍼(205)상의 포토레지스트가 제거된다. 이후, 웨이퍼(205)는 검사툴(265)에 의해 검사되 고, 이 검사툴(265)로부터 얻어진 데이터는 블럭(495)에서 데이터베이스(285)에 저장된다. 그러고 나서 이 데이터는 이후 처리되는 웨이퍼들(205)의 로트들과의 비교에 사용된다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 본원의 개시의 이익을 갖는 당업자에게 다르지만 명백한 방법들로 변형 및 실행될 수 있다. 또한, 본 발명은 본원에 개시된 구조 또는 설계의 세부적인 사항들에 한정되지 않으며, 하기의 청구범위에 의해서만 규정된다. 따라서 상기 개시된 특정 실시예들은 본 발명의 범위 및 원리 내에서 변형 또는 수정될 수 있다. 그러므로, 본원에서 보호받고자 하는 권리는 하기의 청구범위들에서 규정된다.

Claims (13)

  1. 포토레지스트층을 갖는 웨이퍼(205)를 베이킹하는 방법으로서,
    상기 포토레지스트층의 제 1 두께를 측정하는 단계(410)와;
    상기 포토레지스트층에서의 교차 결합의 정도를 한정하는, 상기 포토레지스트층의 제 1 퓨리에 변환 적외선(FTIR) 스펙트럼들을 발생시키는 단계(420)와;
    상기 제 1 두께와 제 1 퓨리에 변환 적외선 스펙트럼에 기초하여 베이킹 시간과 베이킹 온도를 결정하는 단계(430)와; 그리고
    상기 베이킹 시간 동안 상기 베이킹 온도로 상기 웨이퍼를 베이킹하는 단계(440)를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 웨이퍼를 베이킹한 후에 상기 포토레지스트층의 제 2 두께를 측정하는 단계(450)와; 그리고
    상기 베이킹 후에 상기 포토레지스트층의 제 2 퓨리에 변환 적외선 스펙트럼들을 발생시키는 단계(460)를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 결정된 베이킹 시간과 온도와 함께 상기 제 1 및 제 2 두께들과 상기 제 1 및 제 2 퓨리에 변환 적외선(FTIR) 스펙트럼들을 데이터베이스(470) 내에 저장하는 단계를 포함하며, 상기 제 1 및 제2 두께들, 상기 제 1 및 제 2 퓨리에 변환 적외선(FTIR) 스펙트럼들, 상기 베이킹 시간 및 온도는 총체적으로 저장 데이터를 형성하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 제 1 두께와 상기 제 1 퓨리에 변환 적외선 스펙트럼들에 기초하여 상기 베이킹 시간과 베이킹 온도를 결정하는 단계는,
    상기 데이터베이스에 저장된 데이터와 상기 제 1 두께 및 상기 제 1 퓨리에 변환 적외선 스펙트럼들을 비교하는 단계와; 그리고
    상기 웨이퍼(205)가 베이킹되면 소망하는 제 2 두께와 제 2 퓨리에 변환 적외선 스펙트럼들을 산출하게 될 베이킹 시간과 온도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 포토레지스트층을 갖는 웨이퍼(205)를 베이킹하는 장치로서,
    상기 포토레지스트층의 제 1 두께를 측정하는 타원계(275)와;
    상기 포토레지스트층에서의 교차 결합의 정도를 한정하는, 상기 포토레지스트층의 제 1 퓨리에 변환 적외선 스펙트럼들을 발생시키는 퓨리에 변환 적외선 분광 장치(280)와;
    상기 제 1 두께와 상기 제 1 퓨리에 변환 적외선 스펙트럼들에 기초하여 베이킹 시간과 베이킹 온도를 결정하는 제어기(270)와; 그리고
    상기 베이킹 시간 동안 상기 베이킹 온도로 웨이퍼(205)를 베이킹하는 베이킹 장치(245)를 포함하는 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서, 상기 타원계(275)는 또한 상기 웨이퍼를 베이킹한 후 상기 포토레지스트층의 제 2 두께를 측정하고,
    상기 퓨리에 변환 적외선 분광 장치(280)는 또한 상기 베이킹한 후 상기 포토레지스트층의 제 2 퓨리에 변환 적외선 스펙트럼들을 발생시키는 것을 특징으로 하는 장치.
  7. 제 6 항에 있어서, 상기 결정된 베이킹 시간과 온도와 함께 제 1 및 제 2 두께들과 상기 제 1 및 제2 퓨리에 변환 적외선(FTIR) 스펙트럼들을 데이터베이스 내에 저장하는 저장 장치(285)를 더 포함하며, 상기 제 1 및 제2 두께들, 상기 제 1 및 제 2 퓨리에 변환 적외선(FTIR) 스펙트럼들, 상기 베이킹 시간 및 온도는 총체적으로 저장 데이터를 형성하는 것을 특징으로 하는 장치.
  8. 제 7 항에 있어서, 상기 제어기(270)는, 또한 상기 데이터베이스(285)에 저장된 데이터와 상기 제 1 두께 및 상기 제 1 퓨리에 변환 적외선 스펙트럼들을 비교하고, 상기 웨이퍼가 베이킹되면 소망하는 제 2 두께와 제 2 퓨리에 변환 적외선 스펙트럼을 산출하게 될 베이킹 시간과 온도를 선택하는 것을 특징으로 하는 장치.
  9. 포토레지스트층을 갖는 웨이퍼(205)를 베이킹하는 방법으로서,
    상기 포토레지스트층의 제 1 두께를 측정하는 단계(410)와;
    상기 포토레지스트층에서의 결합들 중 제 1 교차 결합의 정도를 측정하는 단계(420)와;
    상기 제 1 두께와 상기 제 1 교차 결합의 정도를 기초로 베이킹 시간과 베이킹 온도를 결정하는 단계(430)와; 그리고
    상기 베이킹 시간 동안 상기 베이킹 온도로 상기 웨이퍼를 베이킹하는 단계(440)를 포함하는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 웨이퍼를 베이킹한 후 상기 포토레지스트층의 제 2 두께를 측정하는 단계와; 그리고
    상기 포토레지스트층의 제 2 교차 결합의 정도를 측정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 결정된 베이킹 시간과 온도와 관련된 상기 제 1 및 제 2 교차 결합의 정도와 상기 제 1 및 제 2 두께들을 데이터베이스 내에 저장하는 단계를 더 포함하며, 상기 제 1 및 제 2 두께들, 상기 제 1 및 제 2 교차 결합의 정도, 상기 베이킹 시간 및 온도는 총체적으로 저장 데이터를 형성하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 상기 제 1 두께와 상기 제 1 교차 결합의 정도에 기초하여 베이킹 시간과 베이킹 온도를 결정하는 단계는,
    상기 데이터베이스에 저장된 데이터와 상기 제 1 두께 및 상기 제 1 교차 결합의 정도를 비교하는 단계와,
    상기 웨이퍼가 베이킹되면 소망하는 제 2 두께와 제 2 교차 결합의 정도를 산출하게 될 베이킹 시간과 온도를 선택하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 포토레지스트층을 갖는 웨이퍼(205)를 베이킹하는 장치로서,
    상기 포토레지스트층의 제 1 두께를 측정하는 계측 장치(metrology unit)와;
    상기 포토레지스트층에서의 결합들 중 제 1 교차 결합의 정도를 측정하는 분광 장치(280)와;
    상기 제 1 두께와 상기 제 1 교차 결합의 정도를 기초로 베이킹 시간과 베이킹 온도를 결정하는 제어기(270)와; 그리고
    상기 베이킹 시간 동안 상기 베이킹 온도로 상기 웨이퍼를 베이킹하는 베이킹 장치(245)를 포함하는 것을 특징으로 하는 장치.
KR1020027010335A 2000-02-09 2001-01-16 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치 KR100747129B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/500,727 US6362116B1 (en) 2000-02-09 2000-02-09 Method for controlling photoresist baking processes
US09/500,727 2000-02-09

Publications (2)

Publication Number Publication Date
KR20030034040A KR20030034040A (ko) 2003-05-01
KR100747129B1 true KR100747129B1 (ko) 2007-08-09

Family

ID=23990661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010335A KR100747129B1 (ko) 2000-02-09 2001-01-16 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치

Country Status (5)

Country Link
US (1) US6362116B1 (ko)
EP (1) EP1264217A1 (ko)
JP (1) JP4456313B2 (ko)
KR (1) KR100747129B1 (ko)
WO (1) WO2001059525A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685467B1 (en) 2000-10-24 2004-02-03 Advanced Micro Devices, Inc. System using hot and cold fluids to heat and cool plate
WO2002088677A1 (en) * 2001-04-26 2002-11-07 Therma-Wave, Inc. Measurement system cluster
US7089075B2 (en) * 2001-05-04 2006-08-08 Tokyo Electron Limited Systems and methods for metrology recipe and model generation
KR100949053B1 (ko) * 2003-07-28 2010-03-25 다우 코닝 코포레이션 패턴 형성된 실리콘 층의 에칭방법
KR100663343B1 (ko) * 2004-03-11 2007-01-02 삼성전자주식회사 독립형 시스템을 채택하는 포토리쏘그라피 장비를 사용하여 포토레지스트 패턴을 형성하는 사진공정
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) * 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
US9109245B2 (en) 2009-04-22 2015-08-18 Viacyte, Inc. Cell compositions derived from dedifferentiated reprogrammed cells
US10662686B2 (en) 2016-09-30 2020-05-26 Barrette Outdoor Living, Inc. Magnetic safety gate latch
CN110361940B (zh) * 2019-08-22 2021-06-15 上海华力集成电路制造有限公司 在线优化涂胶显影机热板温度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304033A (ja) * 1995-04-28 1996-11-22 Nec Corp 溶解速度測定装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977330A (en) * 1989-02-13 1990-12-11 Batchelder Tom W In-line photoresist thickness monitor
US5352326A (en) * 1993-05-28 1994-10-04 International Business Machines Corporation Process for manufacturing metalized ceramic substrates
FR2716547A1 (fr) * 1994-02-24 1995-08-25 Fujitsu Ltd Procédé pour former un motif de résist et pour fabriquer un dispositif à semi-conducteur.
US6026688A (en) * 1997-10-03 2000-02-22 The Board Of Trustees Of The Leland Stanford Junior University Ultrasonic photoresist process monitor and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304033A (ja) * 1995-04-28 1996-11-22 Nec Corp 溶解速度測定装置

Also Published As

Publication number Publication date
KR20030034040A (ko) 2003-05-01
JP4456313B2 (ja) 2010-04-28
EP1264217A1 (en) 2002-12-11
US6362116B1 (en) 2002-03-26
JP2003523076A (ja) 2003-07-29
WO2001059525A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
Palmateer et al. Line-edge roughness in sub-0.18-um resist patterns
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7732109B2 (en) Method and system for improving critical dimension uniformity
KR101764945B1 (ko) 리소그래픽 도포에서 감방사선성 재료 라인을 슬림화하는 방법
KR100747129B1 (ko) 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치
Palmateer et al. Optimization of a 193-nm silylation process for sub-0.25-um lithography
JP2002203768A (ja) 露光方法、露光システム及び記録媒体
US7493186B2 (en) Method and algorithm for the control of critical dimensions in a thermal flow process
US20230078946A1 (en) Hybrid Development of EUV Resists
KR20230072442A (ko) Euv 레지스트의 uv 처리
USRE39913E1 (en) Method to control gate CD
US20190354022A1 (en) Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
US6355388B1 (en) Method for controlling photoresist strip processes
KR100818388B1 (ko) 반도체 소자의 패턴 임계치수 제어 방법
JP2001230175A (ja) パターン形成方法及び電子線露光装置
US6268227B1 (en) Method for controlling photoresist removal processes
JP3115517B2 (ja) レジストパターン形成方法
TWI755723B (zh) 圖案化方法
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
KR100685392B1 (ko) 반도체 소자 형성 방법
Franzen et al. Application of a bilayer silylated resist process in volume production
CN114859671A (zh) 用于曝光剂量测试的方法
KR970008268B1 (ko) 감광막의 미세패턴 형성방법
JPS5856331A (ja) フオトレジストプロセス制御方法
JPH07263314A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee