JPH07263314A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH07263314A JPH07263314A JP6054291A JP5429194A JPH07263314A JP H07263314 A JPH07263314 A JP H07263314A JP 6054291 A JP6054291 A JP 6054291A JP 5429194 A JP5429194 A JP 5429194A JP H07263314 A JPH07263314 A JP H07263314A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- baking
- exposure
- resist film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】本発明は厚膜レジストを用いたパターン形成に
於いて、解像性の優れたレジストパターンを形成できる
レジストパターン形成方法を提供することを目的とす
る。消去により劣化しない膜を構成することを目的とす
る。 【構成】厚膜レジストプロセスに於ける露光後ベーク
（ＰＥＢ）を１ｓｔステップの低温ベーク処理、２ｎｄ
ステップの定在波抑制ベーク処理の２段ベーク処理とす
るすることでパターンを形成する。 【効果】本発明では厚膜レジストを用いたパターン形成
に於いて、露光後ベーク（ＰＥＢ）を２段ベーク処理と
したことにより、ベーク時の熱の作用を軽減させること
で、露光により反応したレジスト部に生じる突起物状の
ようなダメージを除去、現像処理時に於けるレジスト残
りのない解像性の優れた高精度のレジストパターンを形
成することができた。
於いて、解像性の優れたレジストパターンを形成できる
レジストパターン形成方法を提供することを目的とす
る。消去により劣化しない膜を構成することを目的とす
る。 【構成】厚膜レジストプロセスに於ける露光後ベーク
（ＰＥＢ）を１ｓｔステップの低温ベーク処理、２ｎｄ
ステップの定在波抑制ベーク処理の２段ベーク処理とす
るすることでパターンを形成する。 【効果】本発明では厚膜レジストを用いたパターン形成
に於いて、露光後ベーク（ＰＥＢ）を２段ベーク処理と
したことにより、ベーク時の熱の作用を軽減させること
で、露光により反応したレジスト部に生じる突起物状の
ようなダメージを除去、現像処理時に於けるレジスト残
りのない解像性の優れた高精度のレジストパターンを形
成することができた。
Description
【０００１】
【産業上の利用分野】本発明は厚膜化したポジ型レジス
トを用いた、メッキプロセス用の高精度レジストパター
ンを形成する方法に関する。
トを用いた、メッキプロセス用の高精度レジストパター
ンを形成する方法に関する。
【０００２】
【従来の技術】ＧａＡｓ ＩＣ開発に於ける配線工程で
は、配線抵抗の低減化を目的としたメッキプロセスの検
討が行われている。このメッキプロセス対応には厚膜レ
ジストのプロセスが必須である。フォトリソによるパタ
ーン形成では下地基板から反射の影響による多重干渉効
果（定在波）が寸法変動の要因であり、厚膜レジストに
於いても顕著に見られている。この多重干渉効果（定在
波）の抑制として露光後ベーク（ＰＥＢ）は既に知られ
ている公知の技術である。
は、配線抵抗の低減化を目的としたメッキプロセスの検
討が行われている。このメッキプロセス対応には厚膜レ
ジストのプロセスが必須である。フォトリソによるパタ
ーン形成では下地基板から反射の影響による多重干渉効
果（定在波）が寸法変動の要因であり、厚膜レジストに
於いても顕著に見られている。この多重干渉効果（定在
波）の抑制として露光後ベーク（ＰＥＢ）は既に知られ
ている公知の技術である。
【０００３】しかし、厚膜レジストを用いた従来技術に
よる露光後ベーク（ＰＥＢ）では、ベーク処理を１段階
で施す為、熱の作用により、露光部のレジストに突起物
状のようなダメージを生じ、現像時に於いてレジスト残
りが発生、パターン形成が極めて困難であった。
よる露光後ベーク（ＰＥＢ）では、ベーク処理を１段階
で施す為、熱の作用により、露光部のレジストに突起物
状のようなダメージを生じ、現像時に於いてレジスト残
りが発生、パターン形成が極めて困難であった。
【０００４】
【発明が解決しようとする課題】以上のように厚膜レジ
ストを用いたパターン形成に於ける１段階での露光後ベ
ーク（ＰＥＢ）では、ベーク時の熱の作用により、露光
で反応したレジスト部に突起物状のようなダメージを生
じ、現像時に於いてレジスト残りが発生、パターン形成
が極めて困難となっていた。
ストを用いたパターン形成に於ける１段階での露光後ベ
ーク（ＰＥＢ）では、ベーク時の熱の作用により、露光
で反応したレジスト部に突起物状のようなダメージを生
じ、現像時に於いてレジスト残りが発生、パターン形成
が極めて困難となっていた。
【０００５】本発明は、従来、一段階で処理していた露
光後ベーク（ＰＥＢ）を２段ベーク処理とすることによ
り、ベーク時の熱の作用を軽減させることで、露光によ
り反応したレジスト部に生じるダメージを除去、現像時
に於けるレジスト残りを抑制させることで、解像性の優
れた高精度なレジストパターン形成方法を実現するもの
である。
光後ベーク（ＰＥＢ）を２段ベーク処理とすることによ
り、ベーク時の熱の作用を軽減させることで、露光によ
り反応したレジスト部に生じるダメージを除去、現像時
に於けるレジスト残りを抑制させることで、解像性の優
れた高精度なレジストパターン形成方法を実現するもの
である。
【０００６】
【課題を解決するための手段】本発明は厚膜レジストを
用いたパターン形成に於いて、露光後ベーク（ＰＥＢ）
を２段ベーク処理とすることにより、ベーク時の熱の作
用を軽減させることで、露光により反応したレジスト部
に生じる突起物状のようなダメージを除去し、現像時に
於けるレジスト残りを抑制させることで、解像性の優れ
た高精度なレジストパターン形成方法を提供するもので
ある。
用いたパターン形成に於いて、露光後ベーク（ＰＥＢ）
を２段ベーク処理とすることにより、ベーク時の熱の作
用を軽減させることで、露光により反応したレジスト部
に生じる突起物状のようなダメージを除去し、現像時に
於けるレジスト残りを抑制させることで、解像性の優れ
た高精度なレジストパターン形成方法を提供するもので
ある。
【０００７】
【作用】本発明の厚膜レジストを用いた、２段ベーク方
法での露光後ベーク（ＰＥＢ）によるレジストパターン
形成方法では、１段ベークでの処理温度を低温化するこ
とで、露光により反応したレジスト部に耐性を持たせ、
２段ベーク時の熱の作用を軽減することで、ベーク時の
ダメージを除去できる。このことにより、現像時に於け
るレジスト残りのない解像性良好な高精度のレジストパ
ターンを形成することが可能となる。
法での露光後ベーク（ＰＥＢ）によるレジストパターン
形成方法では、１段ベークでの処理温度を低温化するこ
とで、露光により反応したレジスト部に耐性を持たせ、
２段ベーク時の熱の作用を軽減することで、ベーク時の
ダメージを除去できる。このことにより、現像時に於け
るレジスト残りのない解像性良好な高精度のレジストパ
ターンを形成することが可能となる。
【０００８】
【実施例】本発明によるレジストパターン形成方法の実
施例を図１に具体的に示す。図１で、被処理基板（１）
は被加工膜（例えばＳｉＯ2 ）を具備したＧａＡｓウェ
ハーを用い、前記被加工膜上に厚膜レジストを対応ノボ
ラック系ポジ型レジスト（例えばヘキスト社製ＡＺ４６
２０Ａ）膜（２）を１０μｍの厚さに塗布し、９０℃下
の大気中て２分間程度のベークを行う、図１（ａ）。
施例を図１に具体的に示す。図１で、被処理基板（１）
は被加工膜（例えばＳｉＯ2 ）を具備したＧａＡｓウェ
ハーを用い、前記被加工膜上に厚膜レジストを対応ノボ
ラック系ポジ型レジスト（例えばヘキスト社製ＡＺ４６
２０Ａ）膜（２）を１０μｍの厚さに塗布し、９０℃下
の大気中て２分間程度のベークを行う、図１（ａ）。
【０００９】次に該レジスト膜上に於いて、波長４３６
ｎｍのＵＶ光を用い所望のパターンを露光した。本実施
例では露光量３００ｍｊ／ｃｍ2 にてパターン露光を行
う、図１（ｂ）。
ｎｍのＵＶ光を用い所望のパターンを露光した。本実施
例では露光量３００ｍｊ／ｃｍ2 にてパターン露光を行
う、図１（ｂ）。
【００１０】次に本発明の主眼である露光後ベーク（Ｐ
ＥＢ）の２段ベーク処理方法として、まず露光後のＡＺ
４６２０レジスト膜を設定温度５０℃下のホットプレー
トを用い、大気中で１分間程度の１段ベーク処理を行
う、図１（ｃ）。
ＥＢ）の２段ベーク処理方法として、まず露光後のＡＺ
４６２０レジスト膜を設定温度５０℃下のホットプレー
トを用い、大気中で１分間程度の１段ベーク処理を行
う、図１（ｃ）。
【００１１】さらに、続いて設定温度１００℃下のホッ
トプレートを用い、大気中で１分間程度の２段ベーク処
理を行う。図１（ｄ）。次に２段ベーク後のＡＺ４６２
０レジスト膜を現像処理する。本実施例では現像液と純
水の組成比を１対４に希釈した有機アルカリ系の専用現
像液中に３分間浸漬し現像処理することにより、レジス
トパターンを形成することができた、図１（ｅ）。
トプレートを用い、大気中で１分間程度の２段ベーク処
理を行う。図１（ｄ）。次に２段ベーク後のＡＺ４６２
０レジスト膜を現像処理する。本実施例では現像液と純
水の組成比を１対４に希釈した有機アルカリ系の専用現
像液中に３分間浸漬し現像処理することにより、レジス
トパターンを形成することができた、図１（ｅ）。
【００１２】尚、上記実施例に於けるパターン形成で
は、露光光にｇ−ｌｉｎｅ（波長４３６ｎｍ）、さらに
このｇ−ｌｉｎｅに感応するレジストを用いた場合につ
いて述べたが、ｇ−ｌｉｎｅに限らず別の波長のＵＶ
光、所定の電磁波（エキシマレーザー、Ｘ線）、或いは
所定エネルギーの粒子線等、これらに感応するレジスト
を用いたパターン形成のすべてに本発明のレジストパタ
ーン形成方法が適用できる。
は、露光光にｇ−ｌｉｎｅ（波長４３６ｎｍ）、さらに
このｇ−ｌｉｎｅに感応するレジストを用いた場合につ
いて述べたが、ｇ−ｌｉｎｅに限らず別の波長のＵＶ
光、所定の電磁波（エキシマレーザー、Ｘ線）、或いは
所定エネルギーの粒子線等、これらに感応するレジスト
を用いたパターン形成のすべてに本発明のレジストパタ
ーン形成方法が適用できる。
【００１３】
【発明の効果】本発明の２段ベーク方法を用いた、厚膜
レジストに於ける露光後ベーク（ＰＥＢ）では、ベーク
時の熱の作用により発生したレジスト露光部の突起物状
のダメージを除去することができた。このことにより、
現像時に於けるレジスト残りのない解像製の優れた高精
度のレジストパターンを形成することができた。
レジストに於ける露光後ベーク（ＰＥＢ）では、ベーク
時の熱の作用により発生したレジスト露光部の突起物状
のダメージを除去することができた。このことにより、
現像時に於けるレジスト残りのない解像製の優れた高精
度のレジストパターンを形成することができた。
【図１】 本発明に依るレジストパターン形成方法の工
程図。
程図。
１…ＳｉＯ2 付きＧａＡｓ基板 ２…ポジ型フォトレジスト ３…１段ベーク処理 ４…２段ベーク処理
Claims (3)
- 【請求項１】被処理基板上にポジ型レジストを塗布形成
しベークする工程と、所定波長のＵＶ光により所望のパ
ターンを露光する工程と、露光後のレジスト膜をベーク
する工程と、ベーク後のレジスト膜を現像処理してパタ
ーンを形成する工程を含むレジストパターン形成方法に
於いて、前記露光後のレジスト膜のベーク処理には２段
ベークを用いることを特徴とするレジストパターン形成
方法。 - 【請求項２】該レジスト膜として６μｍ以上の厚膜を用
いることを特徴とする請求項１記載のレジストパターン
形成方法。 - 【請求項３】該露光後の２段ベーク処理として１ｓｔス
テップのベーク温度５０〜６０℃、２ｎｄステップのベ
ーク温度１００〜１１０℃の設定範囲の熱板を用い、処
理時間を夫々１分間とすることを特徴とする請求項１記
載のレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054291A JPH07263314A (ja) | 1994-03-25 | 1994-03-25 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054291A JPH07263314A (ja) | 1994-03-25 | 1994-03-25 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263314A true JPH07263314A (ja) | 1995-10-13 |
Family
ID=12966472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6054291A Pending JPH07263314A (ja) | 1994-03-25 | 1994-03-25 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220847A (ja) * | 2005-02-09 | 2006-08-24 | Toshiba Corp | レジストパターン形成方法 |
-
1994
- 1994-03-25 JP JP6054291A patent/JPH07263314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220847A (ja) * | 2005-02-09 | 2006-08-24 | Toshiba Corp | レジストパターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0160248B1 (en) | Method of forming narrow photoresist lines on the surface of a substrate | |
| JPS6323657B2 (ja) | ||
| EP0037708B1 (en) | Method of forming patterns | |
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| US4377633A (en) | Methods of simultaneous contact and metal lithography patterning | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JP4456313B2 (ja) | フォトレジストベーキングプロセスを制御するための方法および装置 | |
| EP0021719A2 (en) | Method for producing negative resist images, and resist images | |
| US3986876A (en) | Method for making a mask having a sloped relief | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JPH07263314A (ja) | レジストパターン形成方法 | |
| JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
| JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JPH1083087A (ja) | レジストパターンの形成方法 | |
| JP2604573B2 (ja) | 微細パターン形成方法 | |
| US3951659A (en) | Method for resist coating of a glass substrate | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| JPS6156867B2 (ja) | ||
| JPS63215040A (ja) | レジストのハ−ドニング方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH0281048A (ja) | パターン形成方法及びその材料 | |
| JPS61129645A (ja) | 電子線レジストパタ−ンの形成方法 | |
| JPH05175114A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |