JPH05182904A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH05182904A JPH05182904A JP53692A JP53692A JPH05182904A JP H05182904 A JPH05182904 A JP H05182904A JP 53692 A JP53692 A JP 53692A JP 53692 A JP53692 A JP 53692A JP H05182904 A JPH05182904 A JP H05182904A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- etched
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は，フォトレジスト膜によるパターン
形成方法に関し，フォトレジスト膜のシリル化を，効率
良く，深い場所まで行って，厚い被エッチング膜のパタ
ーン形成を行うことを目的とする。 【構成】 基板１上の被エッチング膜２にフォトレジス
ト膜３を被覆し，パターニングする工程と, フォトレジ
スト膜３を有機シラン液中に浸積，或いは有機シラン蒸
気中に曝気して, シリル化する工程と, シリル化された
フォトレジスト膜４をマスクとして, 被エッチング膜２
を厚さ方向に途中までエッチングする工程と, シリル化
されたフォトレジスト膜４を再び，有機シラン液中に浸
積, 或いは有機シラン蒸気中に曝気して, 再シリル化す
る工程と, 再シリル化されたフォトレジスト膜５をマス
クとして, 被エッチング膜２を基板１が露出するまでエ
ッチングする工程とを有するように構成する。
形成方法に関し，フォトレジスト膜のシリル化を，効率
良く，深い場所まで行って，厚い被エッチング膜のパタ
ーン形成を行うことを目的とする。 【構成】 基板１上の被エッチング膜２にフォトレジス
ト膜３を被覆し，パターニングする工程と, フォトレジ
スト膜３を有機シラン液中に浸積，或いは有機シラン蒸
気中に曝気して, シリル化する工程と, シリル化された
フォトレジスト膜４をマスクとして, 被エッチング膜２
を厚さ方向に途中までエッチングする工程と, シリル化
されたフォトレジスト膜４を再び，有機シラン液中に浸
積, 或いは有機シラン蒸気中に曝気して, 再シリル化す
る工程と, 再シリル化されたフォトレジスト膜５をマス
クとして, 被エッチング膜２を基板１が露出するまでエ
ッチングする工程とを有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，有機ポリマーからなる
フォトレジスト膜に対して，有機シランを付加してシリ
ル化し，ドライエッチングにより被エッチング膜を加工
する際の，レジスト膜パターンを強固にした，高効率，
高精度，高解像度なパターン形成方法に関する。
フォトレジスト膜に対して，有機シランを付加してシリ
ル化し，ドライエッチングにより被エッチング膜を加工
する際の，レジスト膜パターンを強固にした，高効率，
高精度，高解像度なパターン形成方法に関する。
【０００２】半導体や各種デバイス用基板上のパターン
形成に適用する。
形成に適用する。
【０００３】
【従来の技術】図４はフォトレジスト膜のシリル化層の
厚さとシリル化時間依存性，図５は従来例の説明図であ
る。
厚さとシリル化時間依存性，図５は従来例の説明図であ
る。
【０００４】図において，11は基板, 12は被エッチング
膜, 13はフォトレジスト膜, 14はシリル化層である。フ
ォトレジスト膜である有機ポリマーのシリル化，及びド
ライエッチングによるフォトレジスト膜をマスクとした
被エッチング膜のパターン形成方法において，先ず，フ
ォトレジスト膜のシリル化に際しては，一般にシリル化
していく早さが時間と共に遅くなっていく。
膜, 13はフォトレジスト膜, 14はシリル化層である。フ
ォトレジスト膜である有機ポリマーのシリル化，及びド
ライエッチングによるフォトレジスト膜をマスクとした
被エッチング膜のパターン形成方法において，先ず，フ
ォトレジスト膜のシリル化に際しては，一般にシリル化
していく早さが時間と共に遅くなっていく。
【０００５】そのため，ドライエッチングに十分耐えら
れる深さまでフォトレジスト膜をシリル化する為には非
常に多くの時間を要する。また，遠紫外線の光照射をシ
リル化中にフォトレジスト膜の表面に対して行う場合に
は，フォトレジスト膜による光の吸収が多く，シリル化
反応が励起される深さがフォトレジスト膜の表面に限ら
れる為に，フォトレジスト膜が薄く，被エッチング膜が
厚いと，エッチングの際の十分なマスク性が得られず,
問題となっていた。
れる深さまでフォトレジスト膜をシリル化する為には非
常に多くの時間を要する。また，遠紫外線の光照射をシ
リル化中にフォトレジスト膜の表面に対して行う場合に
は，フォトレジスト膜による光の吸収が多く，シリル化
反応が励起される深さがフォトレジスト膜の表面に限ら
れる為に，フォトレジスト膜が薄く，被エッチング膜が
厚いと，エッチングの際の十分なマスク性が得られず,
問題となっていた。
【０００６】
【発明が解決しようとする課題】即ち，フォトレジスト
膜のシリル化においては，一般に図４に示すように，シ
リル化層が形成されていく早さが時間と共に遅くなって
いくが，そのため，ドライエッチングに十分に耐える深
さまでシリル化層を形成するためには，非常に多くの時
間を要することとなる。
膜のシリル化においては，一般に図４に示すように，シ
リル化層が形成されていく早さが時間と共に遅くなって
いくが，そのため，ドライエッチングに十分に耐える深
さまでシリル化層を形成するためには，非常に多くの時
間を要することとなる。
【０００７】また，遠紫外線の光照射をシリル化中に行
って，シリル化反応を励起する場合には，ポリマーによ
る光の吸収が一般に強く，シリル化反応が励起される深
さが表面付近に限られるため，フォトレジスト膜が薄
く，被エッチング膜が厚いと，エッチングの際の十分な
マスク性が得られない。
って，シリル化反応を励起する場合には，ポリマーによ
る光の吸収が一般に強く，シリル化反応が励起される深
さが表面付近に限られるため，フォトレジスト膜が薄
く，被エッチング膜が厚いと，エッチングの際の十分な
マスク性が得られない。
【０００８】例えば，図５（ａ）に示すように，基板11
上の被エッチング膜12のドライエッチング用のマスクと
なるフォトレジスト膜13のパターニングを行い，続け
て，図５（ｂ）に示すように，表面にシリル化層14を形
成し，被エッチング膜12をシリル化層14により耐エッチ
ングガス性を強化したフォトレジスト膜12をマスクとし
て，ドライエッチングする。
上の被エッチング膜12のドライエッチング用のマスクと
なるフォトレジスト膜13のパターニングを行い，続け
て，図５（ｂ）に示すように，表面にシリル化層14を形
成し，被エッチング膜12をシリル化層14により耐エッチ
ングガス性を強化したフォトレジスト膜12をマスクとし
て，ドライエッチングする。
【０００９】この時，図５（ｃ）に示すように，限られ
た時間でシリル化層14を形成したフォトレジスト膜12で
は，ガスによりシリル化層14自体もエッチングされ，十
分な耐エッチング性が発揮できず，十分なマスク性を発
揮できない。
た時間でシリル化層14を形成したフォトレジスト膜12で
は，ガスによりシリル化層14自体もエッチングされ，十
分な耐エッチング性が発揮できず，十分なマスク性を発
揮できない。
【００１０】そのため，甚だしい場合には，図５（ｄ）
に示すように，シリル化層14のないフォトレジスト膜12
の部分もドライエッチングされて，被エッチング膜12ま
でも，エッチングにより損傷することとなる。
に示すように，シリル化層14のないフォトレジスト膜12
の部分もドライエッチングされて，被エッチング膜12ま
でも，エッチングにより損傷することとなる。
【００１１】これを解決するために，フォトレジスト膜
13のシリル化を効率良く，有効に行う方法の開発が必要
となる。本発明は, この様な問題に対処する方法を提示
するものである。
13のシリル化を効率良く，有効に行う方法の開発が必要
となる。本発明は, この様な問題に対処する方法を提示
するものである。
【００１２】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は基板，２は被エッチング
膜，３はフォトレジスト膜，４はシリル化層，５は再シ
リル化層である。
図である。図において，１は基板，２は被エッチング
膜，３はフォトレジスト膜，４はシリル化層，５は再シ
リル化層である。
【００１３】本発明は，上記目的達成のため，フォトレ
ジスト膜３表面にシリル化層４を形成後，フォトレジス
ト膜３をマスクとして被エッチング膜２をドライエッチ
ングにより加工する工程において，エッチングを一旦，
中断し，再度フォトレジスト膜３表面に再シリル化層を
形成した後，再びドライエッチングを行って，被エッチ
ング膜２のパターン形成を行う。
ジスト膜３表面にシリル化層４を形成後，フォトレジス
ト膜３をマスクとして被エッチング膜２をドライエッチ
ングにより加工する工程において，エッチングを一旦，
中断し，再度フォトレジスト膜３表面に再シリル化層を
形成した後，再びドライエッチングを行って，被エッチ
ング膜２のパターン形成を行う。
【００１４】また，必要に応じて，このフォトレジスト
膜３のシリル化から被エッチング膜のドライエッチング
のプロセスサイクルを数回繰り返す。即ち，本発明の目
的は，図１（ａ）に示すように，基板１上の被エッチン
グ膜２にフォトレジスト膜３を被覆し, 該フォトレジス
ト膜２をパターニングする工程と,図１（ｂ）に示すよ
うに，該フォトレジスト膜３を有機シラン液中に浸漬,
或いは有機シラン蒸気中に曝気して, 少なくとも該フォ
トレジスト膜３の表面をシリル化する工程と,図１
（ｃ）に示すように，シリル化された該フォトレジスト
膜３をマスクとして, 該被エッチング膜２を厚さ方向に
途中までエッチングする工程と,図１（ｄ）に示すよう
に，該フォトレジスト膜３を再び，有機シラン液中に浸
漬, 或いは有機シラン蒸気中に曝気して, 該フォトレジ
スト膜４の表面を再シリル化する工程と,図１（ｅ）に
示すように，再シリル化された該フォトレジスト膜３を
マスクとして, 該被エッチング膜２を基板１が露出する
までエッチングする工程とを有することにより，また，
前記フォトレジスト膜３の再シリル化処理の工程と，前
記被エッチング膜２の深さ方向の途中迄のエッチング処
理の工程とを複数回繰り返すことにより，更に，前記フ
ォトレジスト膜３のシリル化処理の際に，該フォトレジ
スト膜３の表面に遠紫外線を照射することにより，達成
される。
膜３のシリル化から被エッチング膜のドライエッチング
のプロセスサイクルを数回繰り返す。即ち，本発明の目
的は，図１（ａ）に示すように，基板１上の被エッチン
グ膜２にフォトレジスト膜３を被覆し, 該フォトレジス
ト膜２をパターニングする工程と,図１（ｂ）に示すよ
うに，該フォトレジスト膜３を有機シラン液中に浸漬,
或いは有機シラン蒸気中に曝気して, 少なくとも該フォ
トレジスト膜３の表面をシリル化する工程と,図１
（ｃ）に示すように，シリル化された該フォトレジスト
膜３をマスクとして, 該被エッチング膜２を厚さ方向に
途中までエッチングする工程と,図１（ｄ）に示すよう
に，該フォトレジスト膜３を再び，有機シラン液中に浸
漬, 或いは有機シラン蒸気中に曝気して, 該フォトレジ
スト膜４の表面を再シリル化する工程と,図１（ｅ）に
示すように，再シリル化された該フォトレジスト膜３を
マスクとして, 該被エッチング膜２を基板１が露出する
までエッチングする工程とを有することにより，また，
前記フォトレジスト膜３の再シリル化処理の工程と，前
記被エッチング膜２の深さ方向の途中迄のエッチング処
理の工程とを複数回繰り返すことにより，更に，前記フ
ォトレジスト膜３のシリル化処理の際に，該フォトレジ
スト膜３の表面に遠紫外線を照射することにより，達成
される。
【００１５】
【作用】本発明では，上記のように，フォトレジスト膜
のシリル化反応を繰り返し行うため，フォトレジスト膜
のシリル化処理の時間が従来より効率的に短縮され，処
理能力の向上が図れる。
のシリル化反応を繰り返し行うため，フォトレジスト膜
のシリル化処理の時間が従来より効率的に短縮され，処
理能力の向上が図れる。
【００１６】また，遠紫外線を照射してシリル化処理を
行う場合にも十分なマスク性を得ることができる。
行う場合にも十分なマスク性を得ることができる。
【００１７】
【実施例】図２，図３は本発明の一実施例の工程順模式
断面図である。図において，６はSi基板，７はAl膜，８
はポリイミド膜，９はフォトレジスト膜，10はシリル化
層である。
断面図である。図において，６はSi基板，７はAl膜，８
はポリイミド膜，９はフォトレジスト膜，10はシリル化
層である。
【００１８】図２（ａ）に示すように，素子が形成さ
れ，カバーSiO2膜にスルーホールが形成されたSi基板６
上にスパッタ法によりAl膜７を２μｍの厚さに被覆す
る。このような厚いAl膜７を塩素系ガスによりドライエ
ッチングするためには，通常のフォトレジスト膜では耐
エッチング性が困難であり，フォトレジスト膜をシリル
化し，更に，フォトレジスト膜の下地として耐塩素系ド
ライエッチング性の有機ポリマー，例えばポリイミド樹
脂等のレジスト膜とフォトレジスト膜との二層レジスト
膜が耐ドライエッチングマスクとして用いられる。
れ，カバーSiO2膜にスルーホールが形成されたSi基板６
上にスパッタ法によりAl膜７を２μｍの厚さに被覆す
る。このような厚いAl膜７を塩素系ガスによりドライエ
ッチングするためには，通常のフォトレジスト膜では耐
エッチング性が困難であり，フォトレジスト膜をシリル
化し，更に，フォトレジスト膜の下地として耐塩素系ド
ライエッチング性の有機ポリマー，例えばポリイミド樹
脂等のレジスト膜とフォトレジスト膜との二層レジスト
膜が耐ドライエッチングマスクとして用いられる。
【００１９】即ち，Al膜７上に下層レジスト膜として，
ポリイミド膜８を３μｍの厚さに被覆し, その上に上層
フォトレジスト膜として，ノボラック系のポジ型フォト
レジスト膜９を 6,000Åの厚さに塗布する。
ポリイミド膜８を３μｍの厚さに被覆し, その上に上層
フォトレジスト膜として，ノボラック系のポジ型フォト
レジスト膜９を 6,000Åの厚さに塗布する。
【００２０】電極配線形成用のマスクを用いて, フォト
レジスト膜９の露光並びに現像を行い，フォトレジスト
膜９をパターニングする。この後, 図２（ｂ）に示すよ
うに，遠紫外線をパターニングされたフォトレジスト膜
９の表面に照射しながら, フォトレジスト膜９のシリル
化処理を行う。この際, シリル化剤として, 有機クロル
シランガスを用い, チャンバ内圧力を 200Torrとして,
Si基板６及びプロセスガスの温度は常温に保つ。遠紫外
線照射の光源には低圧水銀ランプを用い, フォトレジス
ト膜９に対する照射強度は60ｍＷ／cm2 とする。
レジスト膜９の露光並びに現像を行い，フォトレジスト
膜９をパターニングする。この後, 図２（ｂ）に示すよ
うに，遠紫外線をパターニングされたフォトレジスト膜
９の表面に照射しながら, フォトレジスト膜９のシリル
化処理を行う。この際, シリル化剤として, 有機クロル
シランガスを用い, チャンバ内圧力を 200Torrとして,
Si基板６及びプロセスガスの温度は常温に保つ。遠紫外
線照射の光源には低圧水銀ランプを用い, フォトレジス
ト膜９に対する照射強度は60ｍＷ／cm2 とする。
【００２１】この水銀ランプの場合, 遠紫外領域には，
185ｎｍと 254ｎｍの輝線を有しているが，ノボラック
系のフォトレジスト膜９の場合，特に，185 ｎｍの光は
フォトレジスト膜９の表面の数百Åで吸収されてしま
う。
185ｎｍと 254ｎｍの輝線を有しているが，ノボラック
系のフォトレジスト膜９の場合，特に，185 ｎｍの光は
フォトレジスト膜９の表面の数百Åで吸収されてしま
う。
【００２２】また，254 ｎｍの光でも，0.1 μｍの深さ
当たり10％程度の割合で光が吸収・減光されてしまうた
め，フォトレジスト膜９の表面より深さ方向に光が入射
した下側の部分はシリル化されにくい。
当たり10％程度の割合で光が吸収・減光されてしまうた
め，フォトレジスト膜９の表面より深さ方向に光が入射
した下側の部分はシリル化されにくい。
【００２３】この事にもとずき，以上の条件でシリル化
を行うと，フォトレジスト膜９の表面から， 0.3μｍ程
度のシリル化層10を得るのに１０分間も要するが，半分
の 0.15 μｍまでのシリル化層10を得るのには, ２分間
のシリル化処理で達成できることとなる。
を行うと，フォトレジスト膜９の表面から， 0.3μｍ程
度のシリル化層10を得るのに１０分間も要するが，半分
の 0.15 μｍまでのシリル化層10を得るのには, ２分間
のシリル化処理で達成できることとなる。
【００２４】そこで，フォトレジスト膜９を上記の条件
で２分間のシリル化処理を行う。その後，図２（ｃ）に
示すように，表面から 0.15 μｍまでの深さにシリル化
層10が形成されたフォトレジスト膜９をマスクとして，
ポリイミド膜８のドライエッチングを，ポリイミド膜８
の厚さ３μｍの半分の厚さまで行い，一旦，ポリイミド
膜８のドライエッチングを中止する。
で２分間のシリル化処理を行う。その後，図２（ｃ）に
示すように，表面から 0.15 μｍまでの深さにシリル化
層10が形成されたフォトレジスト膜９をマスクとして，
ポリイミド膜８のドライエッチングを，ポリイミド膜８
の厚さ３μｍの半分の厚さまで行い，一旦，ポリイミド
膜８のドライエッチングを中止する。
【００２５】図２（ｄ）に示すように，前記のシリル化
と同じ条件で，再度，フォトレジスト膜９の表面に２分
間のシリル化が行われ，再び，厚さ0.15μｍのシリル化
層10がフォトレジスト膜９の表面に形成される。
と同じ条件で，再度，フォトレジスト膜９の表面に２分
間のシリル化が行われ，再び，厚さ0.15μｍのシリル化
層10がフォトレジスト膜９の表面に形成される。
【００２６】図３（ｅ）に示すように，再び，ポリイミ
ド膜８のエッチングを行い，ポリイミド膜８のパターニ
ングを完了する。図３（ｆ）に示すように，ポリイミド
膜８をマスクとして，２μｍの厚さのAl膜７を塩素系の
ガスを用いて異方性ドライエッチングを行い，サブミク
ロンのシャープな形状の電極配線を得ることができる。
ド膜８のエッチングを行い，ポリイミド膜８のパターニ
ングを完了する。図３（ｆ）に示すように，ポリイミド
膜８をマスクとして，２μｍの厚さのAl膜７を塩素系の
ガスを用いて異方性ドライエッチングを行い，サブミク
ロンのシャープな形状の電極配線を得ることができる。
【００２７】
【発明の効果】本発明によれば，以上説明したように，
フォトレジスト膜のシリル化処理が従来より短時間で効
率良く行われ，電極配線等のシャープなパターンの形成
方法に寄与するところが大きい。
フォトレジスト膜のシリル化処理が従来より短時間で効
率良く行われ，電極配線等のシャープなパターンの形成
方法に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図（その
１）
１）
【図３】 本発明の一実施例の工程順模式断面図（その
２）
２）
【図４】 フォトレジスト膜のシリル化層の厚さとシリ
ル化時間依存性
ル化時間依存性
【図５】 従来例の説明図
１ 基板 ２ 被エッチング膜 ３ フォトレジスト膜 ４ シリル化層 ５ 再シリル化層 ６ Si基板 ７ Al膜 ８ ポリイミド膜 ９ フォトレジスト膜 10 シリル化層
Claims (3)
- 【請求項１】 基板(1) 上の被エッチング膜(2) にフォ
トレジスト膜(3) を被覆し, 該フォトレジスト膜(2) を
パターニングする工程と, 該フォトレジスト膜(3) を有機シラン液中に浸漬, 或い
は有機シラン蒸気中に曝気して, 少なくとも該フォトレ
ジスト膜(3) の表面をシリル化する工程と, シリル化された該フォトレジスト膜(3) をマスクとし
て, 該被エッチング膜(2) を厚さ方向に途中までエッチ
ングする工程と, 該フォトレジスト膜(3) を再び，有機シラン液中に浸
漬, 或いは有機シラン蒸気中に曝気して, 該フォトレジ
スト膜(3) の表面を再シリル化する工程と, 再シリル化された該フォトレジスト膜(3) をマスクとし
て, 該被エッチング膜(2) を基板(1) が露出するまでエ
ッチングする工程とを有することを特徴とするパターン
形成方法。 - 【請求項２】 前記フォトレジスト膜(3) の再シリル化
処理の工程と，前記被エッチング膜(2) の深さ方向の途
中迄のエッチング処理の工程とを複数回繰り返すことを
特徴とする請求項１記載のパターン形成方法。 - 【請求項３】 前記フォトレジスト膜(3) のシリル化処
理の際に，該フォトレジスト膜(3) の表面に遠紫外線を
照射することを特徴とする請求項１及び２記載のパター
ン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53692A JPH05182904A (ja) | 1992-01-07 | 1992-01-07 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53692A JPH05182904A (ja) | 1992-01-07 | 1992-01-07 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182904A true JPH05182904A (ja) | 1993-07-23 |
Family
ID=11476481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53692A Withdrawn JPH05182904A (ja) | 1992-01-07 | 1992-01-07 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182904A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379651B1 (ko) * | 1996-11-27 | 2003-07-22 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법 |
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
| JP2012164949A (ja) * | 2011-01-20 | 2012-08-30 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
-
1992
- 1992-01-07 JP JP53692A patent/JPH05182904A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379651B1 (ko) * | 1996-11-27 | 2003-07-22 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법 |
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
| JP2012164949A (ja) * | 2011-01-20 | 2012-08-30 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4738916A (en) | Intermediate layer material of three-layer resist system | |
| US5545512A (en) | Method of forming a pattern of silylated planarizing photoresist | |
| US6258514B1 (en) | Top surface imaging technique using a topcoat delivery system | |
| GB2154330A (en) | Fabrication of semiconductor devices | |
| JPH05182904A (ja) | パターン形成方法 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| JP3392231B2 (ja) | パターン形成方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS62273528A (ja) | ポリマ膜表面のシリル化方法およびこれを用いたパタ−ン形成方法 | |
| JPH08202050A (ja) | パターン形成方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JP2783154B2 (ja) | レジストパターンの形成方法 | |
| JP3563138B2 (ja) | 感光性樹脂組成物を用いたパターン形成方法 | |
| JP3627137B2 (ja) | パターン形成方法 | |
| JPH05160105A (ja) | ウエットエッチング方法 | |
| JP3179068B2 (ja) | パターン形成方法 | |
| JPH03280061A (ja) | レジストパターンの形成方法 | |
| JP2692227B2 (ja) | レジストパターンの形成方法 | |
| KR19990004871A (ko) | 반도체 장치 사진 식각공정 방법 | |
| KR960002239B1 (ko) | 레지스트막 패턴 형성방법 | |
| JPH0344646A (ja) | レジストパターンの形成方法 | |
| JPH08328265A (ja) | 微細パターン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP3035536B1 (ja) | 半導体パタ―ン形成装置及び半導体パタ―ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |