JPS61171139A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61171139A
JPS61171139A JP1202185A JP1202185A JPS61171139A JP S61171139 A JPS61171139 A JP S61171139A JP 1202185 A JP1202185 A JP 1202185A JP 1202185 A JP1202185 A JP 1202185A JP S61171139 A JPS61171139 A JP S61171139A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
mask
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1202185A
Other languages
English (en)
Inventor
Keiichi Higashiya
東谷 恵市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1202185A priority Critical patent/JPS61171139A/ja
Publication of JPS61171139A publication Critical patent/JPS61171139A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に該装置
の築禎回路化に際して、素子分離の形成などに好都合な
ように、半導体表面に凹部を形成するための製造方法に
関するものである。
〔従来の技術〕
第2図は従来の方法によりシリコン表面上に凹部を形成
した状態を示す断面図であり、これを用いて従来の方法
を説明する。
まず、シリコン基板1上の凹部となる領域以外の領域に
マスクを形成する。マスク材料には、例えばシリコン酸
化膜、有機膜、あるいはそれらを組合せたものを用いる
。次に、このマスクを介してシリコン基板lを選択的に
エツチングする。このエツチング方法には、シリコンと
反応する化学種2例えばフッ酸・硝酸混合液又は水酸化
カリウム水溶液で処理する方法、あるいはフッ素・塩素
などとの気相反応、又は物理的な方法としては異方性イ
オンエツチング法がある。最後に、マスク材料を除去す
ることにより上記シリコン基板1に凹部2が形成される
〔発明が解決しようとする問題点〕
このような従来技術による凹部の形成においては、凹部
の表面がイオンエツチング等により損傷を受けるので、
集積回路化に伴うもれ電流の発生の原因になる。また、
凹部の形状は溝が深くなるとテーパーが生じたり、つぼ
型になったりして所望の形状を得ることが困難である等
の欠点があった。
この発明は、かかる欠点を解消するためになされたもの
で、シリコン基板に、表面に損傷がなく、かつ所望の形
状を有する凹部を形成できる半導体装置の製造方法を得
ることを目的とするものである。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、シリコン基板
上に選択的に酸素イオンを含有させてシリコン・酸化膜
界面を形成する工程と、水素雰囲気中での熱処理により
上記酸化膜をエツチングし凹部を形成する工程とを設け
たものである。
〔作用〕
この発明においては、シリコン基板内部にシリコン・酸
化膜界面を形成し、該酸化膜を水素雰囲気中での熱処理
によりエツチングしたから、表面に損傷のない所望の形
状の凹部を形成できる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第1図は本発明の一実施例による半導体装置の製造方法
の主要工程段階を示し、図において、21はシリコン基
板、22はマスク、23はシリコン基板21の凹部、2
4は酸素イオン、24aは注入された酸素イオンである
次に本製造方法について説明する。
まず、シリコン基板21を準備し、その−主面上の凹部
となる領域以外の領域にマスク22を形成する。次に、
このマスク22越しに酸素イオン化膜21aとシリコン
21とのシリコン・酸化膜界面が形成される。この注入
深さはエネルギーを変えることにより任意に設定できる
。この状態を     J第2図(a)に示す。次に、
上記マスク22を除去し、水素雰囲気中で、高温(10
50℃以上)、かつ常圧または減圧下でアニールするこ
とにより、上記酸化IJ21aを水素還元によるエツチ
ングを行なって除去し、シリコン基板21上に凹部23
を形成する。この完成状態を第2図中)に示す。
このように本実施例の方法では、シリコン基板内部にシ
リコン・酸化膜界面を形成し、水素還元法により該酸化
膜をエツチングして凹部を形成したので、表面に損傷が
なく、幅が狭くかつ深い形状の凹部が得られる。
なお、上記実施例ではマスクを用いて酸素イオン注入を
施したが、これは集束イオンビームを用いて選択的に酸
素イオン注入を施せば上記実施例と同様の効果に加え、
さらにプロセスが簡単になるという利点が得られる。
〔発明の効果〕
以上のように、この発明に係る半導体装置の製造方法に
よれば、シリコン基板に酸素を含有させてシリコン・酸
化膜界面を形成し、水素雰囲気中での熱処理により該酸
化膜をエツチングして、シリコン基板に凹部を形成した
ので、表面に損傷のない非常にきれいな面を有する所望
の形状の凹部が得られる効果がある。
【図面の簡単な説明】
第1図(al (b)はこの発明の一実施例による半導
体装置の製造方法の主要工程段階を示す断面図ミ第2図
は従来の方法によりシリコン表面上に凹部を形成した状
態を示す断面図である。 21・・・シリコン基板、23・・・凹部、24・・・
酸素イオン、21a・・・酸化膜、25・・・シリコン
・酸化膜界面、24a・・・注入された酸素イオン。

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン基板の主面上に選択的に酸素イオンを含
    有させて上記シリコン基板内部にシリコン・酸化膜界面
    を形成する工程と、水素雰囲気中での熱処理により上記
    酸化膜をエッチングし上記シリコン基板に凹部を形成す
    る工程とを含むことを特徴とする半導体装置の製造方法
  2. (2)上記熱処理として高温、常圧又は減圧下のアニー
    ルを行なうことを特徴とする特許請求の範囲第1項記載
    の半導体装置の製造方法。
  3. (3)上記シリコン・酸化膜界面形成に酸素イオン注入
    を用いたことを特徴とする特許請求の範囲第1項又は第
    2項記載の半導体装置の製造方法。
JP1202185A 1985-01-24 1985-01-24 半導体装置の製造方法 Pending JPS61171139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1202185A JPS61171139A (ja) 1985-01-24 1985-01-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1202185A JPS61171139A (ja) 1985-01-24 1985-01-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61171139A true JPS61171139A (ja) 1986-08-01

Family

ID=11793942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1202185A Pending JPS61171139A (ja) 1985-01-24 1985-01-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61171139A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683546A (en) * 1992-10-23 1997-11-04 Ricoh Seiki Company, Ltd. Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683546A (en) * 1992-10-23 1997-11-04 Ricoh Seiki Company, Ltd. Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge

Similar Documents

Publication Publication Date Title
JPH036820A (ja) 窒化シリコンの差別的エッチング
JP2000091570A5 (ja)
JP3077760B2 (ja) 固相拡散方法
JPS60136319A (ja) 半導体装置の製造方法
JPS61171139A (ja) 半導体装置の製造方法
JPS60262438A (ja) 半導体装置の製造方法
JP2736276B2 (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
JPH02153525A (ja) 半導体装置の製造方法
JPH01123452A (ja) トレンチ・キャパシタ絶縁膜の生成方法
JPS63287024A (ja) 半導体装置の製造方法
JPS6074441A (ja) 半導体層の表面処理方法
JPH01179431A (ja) 半導体装置の製造方法
JPH0393233A (ja) 半導体装置の製造方法
JPS6116530A (ja) 半導体装置の製造方法
JPS5896751A (ja) 半導体装置
JPH02139921A (ja) 半導体装置の製造方法
JPS61188944A (ja) 半導体装置の製造方法
JPS5980942A (ja) 半導体装置の製造方法
JPH03166749A (ja) 半導体装置の製造方法
JPS62211923A (ja) トレンチの形成方法
KR970053381A (ko) 반도체소자의 소자분리막 제조방법
JPS6358940A (ja) 絶縁分離層の形成方法
JPS61198730A (ja) 半導体装置製造のエツチング方法
JPH02266531A (ja) 半導体装置の製造方法
JPH02218147A (ja) 半導体装置の製造方法