JPS61188944A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61188944A JPS61188944A JP2845485A JP2845485A JPS61188944A JP S61188944 A JPS61188944 A JP S61188944A JP 2845485 A JP2845485 A JP 2845485A JP 2845485 A JP2845485 A JP 2845485A JP S61188944 A JPS61188944 A JP S61188944A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- region
- field
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係シ、特にアイソレ
ーション構造の形成方法に関する。
ーション構造の形成方法に関する。
（従来の技術）
第２図は従来の半導体装置をアイソレーション構造につ
いて示す断面図である。この図において、１はシリコン
基板であル、この基板１のアクティブ領域２以外の領域
（フィールド領域３）の表面部にフィールド酸化膜４が
形成されている。
いて示す断面図である。この図において、１はシリコン
基板であル、この基板１のアクティブ領域２以外の領域
（フィールド領域３）の表面部にフィールド酸化膜４が
形成されている。
このような構造は第３図の工程によ多形成できる。まず
、シリコン基板１上に薄いシリコン酸化膜５および窒化
膜６を順次形成し、アクティブとなる領域以外の窒化膜
６およびシリコン酸化膜５を選択的に除去し、第３図（
ａ）の構造を得る。次に、アクティブ領域の窒化膜６を
マスクとして基板ｌを熱酸化することによシ、フィール
ド領域の基板１表面部に第３図（ｂ） Ｋ示すよう沈厚
いフィールド酸化膜４を形成する。その後、アクティブ
領域の窒化膜６およびシリコン酸化膜５を除去すること
により、第２図に示したような構造となる。
、シリコン基板１上に薄いシリコン酸化膜５および窒化
膜６を順次形成し、アクティブとなる領域以外の窒化膜
６およびシリコン酸化膜５を選択的に除去し、第３図（
ａ）の構造を得る。次に、アクティブ領域の窒化膜６を
マスクとして基板ｌを熱酸化することによシ、フィール
ド領域の基板１表面部に第３図（ｂ） Ｋ示すよう沈厚
いフィールド酸化膜４を形成する。その後、アクティブ
領域の窒化膜６およびシリコン酸化膜５を除去すること
により、第２図に示したような構造となる。
しかし、このようなアイソレーション構造では、アクテ
ィブ領域２とフィールド領域３間において表面に段差が
生じる欠点がある。
ィブ領域２とフィールド領域３間において表面に段差が
生じる欠点がある。
この段差を緩和する方法として、第４図に示す方法があ
る。この方法は、フィールド酸化膜な形成する前に、フ
ィールド領域の基板１表面部を除去して、そこに第４図
（ａ） ＩＣ示すように凹部７を形成し、その後、その
凹状のフィールド領域部分に熱酸化によシ第４図（ｂ）
に示すようにフィールド酸化膜８を形成する。すなわち
、この方法では、凹部にフィールド酸化膜８な形成する
ことによシ、その表面（フィールド領域表面）をアクテ
ィブ領域表面と平坦にすることができる。
る。この方法は、フィールド酸化膜な形成する前に、フ
ィールド領域の基板１表面部を除去して、そこに第４図
（ａ） ＩＣ示すように凹部７を形成し、その後、その
凹状のフィールド領域部分に熱酸化によシ第４図（ｂ）
に示すようにフィールド酸化膜８を形成する。すなわち
、この方法では、凹部にフィールド酸化膜８な形成する
ことによシ、その表面（フィールド領域表面）をアクテ
ィブ領域表面と平坦にすることができる。
この第４図に示す方法において、フィールド領域部分の
凹部７の形成は、従来、メサエッチあるいはドライエツ
チングなどによってシリコン基板１をエツチングするこ
とによシ行われている。
凹部７の形成は、従来、メサエッチあるいはドライエツ
チングなどによってシリコン基板１をエツチングするこ
とによシ行われている。
（発明が解決しようとする問題点）
しかるに、シリコン基板１をエツチングして凹部７を形
成する方法では、その凹部７の深さの再現性が劣る。ま
た、シリコン基板ｌをエツチングするためには、特別な
エツチングラインが製造ラインとして必要となる。
成する方法では、その凹部７の深さの再現性が劣る。ま
た、シリコン基板ｌをエツチングするためには、特別な
エツチングラインが製造ラインとして必要となる。
（問題点を解決するための手段）
そこで、この発明では、アクティブ領域上のマスク層を
マスクとして熱酸化を行うことにより、フィールドとな
る領域の基板表面部に厚い酸化膜を形成し、その後、こ
の酸化膜を除去することにより、基板フィールド領域部
分に凹部な形成する。
マスクとして熱酸化を行うことにより、フィールドとな
る領域の基板表面部に厚い酸化膜を形成し、その後、こ
の酸化膜を除去することにより、基板フィールド領域部
分に凹部な形成する。
（作用）
この方法では、前記酸化膜の厚さによシ凹部の深さが決
定される。
定される。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図（ａ）において、１１はシリコン基板であシ、ま
ず、このシリコン基板１１の表面に２００〜４００λ厚
の薄いシリコン酸化膜１２を熱成長させ、その上に１０
００〜３０００人厚の窒化膜１３’ｋＣＶＤｋよ多形成
し、その後、アクティブ領域以外の窒化膜１３およびシ
リコン酸化膜１２を選択的に除去する。ここで、窒化膜
１３の選択的除去にはドライエツチングが、またシリコ
ン酸化１［１２の選択的除去にはフッ酸系のエツチング
液によるウェットエッチングが用いられる。
ず、このシリコン基板１１の表面に２００〜４００λ厚
の薄いシリコン酸化膜１２を熱成長させ、その上に１０
００〜３０００人厚の窒化膜１３’ｋＣＶＤｋよ多形成
し、その後、アクティブ領域以外の窒化膜１３およびシ
リコン酸化膜１２を選択的に除去する。ここで、窒化膜
１３の選択的除去にはドライエツチングが、またシリコ
ン酸化１［１２の選択的除去にはフッ酸系のエツチング
液によるウェットエッチングが用いられる。
次に、アクティブ領域の窒化膜１３を熱酸化マスクとし
て基板１工を熱酸化することにより、フィールド領域の
基板１１表面部に第１図（ｂ）に示すように約２００Ｏ
Ａ厚の厚い酸化膜１４を形成する。
て基板１工を熱酸化することにより、フィールド領域の
基板１１表面部に第１図（ｂ）に示すように約２００Ｏ
Ａ厚の厚い酸化膜１４を形成する。
その後、この酸化膜１４をフッ酸系のエッチャントで除
去することにより、第１図（ｅ）に示すように基板１１
のフィールド領域部分に凹部１５を形成する。そして、
例えばＰチャンネルＭＯ８）ランソスタを形成する場合
には、次工程として、凹部１５の底部の基板１１面に約
Ｉ Ｘ １０１２〜Ｉ Ｘ １０１４ｉ／、のドーズ量
でリンをイオン注入する仁とによ）、そこに前記第１図
（ｅ）に示すようにチャンネルストップ領域１６を形成
する。
去することにより、第１図（ｅ）に示すように基板１１
のフィールド領域部分に凹部１５を形成する。そして、
例えばＰチャンネルＭＯ８）ランソスタを形成する場合
には、次工程として、凹部１５の底部の基板１１面に約
Ｉ Ｘ １０１２〜Ｉ Ｘ １０１４ｉ／、のドーズ量
でリンをイオン注入する仁とによ）、そこに前記第１図
（ｅ）に示すようにチャンネルストップ領域１６を形成
する。
しかる後、アクティブ領域の窒化膜１３を熱酸化マスク
として、ウェット０２雰囲気中、約１０００℃で約２〜
３時間、再度熱酸化を行うことＫよシ、第１図（ｄ）に
示すように基板１１の凹状のフィールド領域部分に約５
０００〜７０００λの厚さのフィールド酸化膜１７を形
成する。
として、ウェット０２雰囲気中、約１０００℃で約２〜
３時間、再度熱酸化を行うことＫよシ、第１図（ｄ）に
示すように基板１１の凹状のフィールド領域部分に約５
０００〜７０００λの厚さのフィールド酸化膜１７を形
成する。
その後、第１図（ｅ）に示すように、アクティブ領域上
の窒化膜１３およびシリコン酸化ｊ［１２を除去する。
の窒化膜１３およびシリコン酸化ｊ［１２を除去する。
（発明の効果）
以上のようにこの発明の方法では、アクティブ領域上の
マスク層とマスクとして熱酸化を行うことにより、フィ
ールドとなる領域の基板表面部に厚い酸化膜を形成し、
その後、この酸化膜を除去することによシ、基板フィー
ルド領域部分に凹部な形成するもので、したがって、前
記酸化膜の厚さによ〕凹部の深さが決定される。前記酸
化膜の厚さは、シリコン基板をエツチングする場合に比
較して再現性がよい。したがって、この発明によれば、
基板フィールド領域部分の凹部の深さの再現性を、シリ
コン基板をエツチングして凹部を形成する従来の方法に
比較して高めることができる。
マスク層とマスクとして熱酸化を行うことにより、フィ
ールドとなる領域の基板表面部に厚い酸化膜を形成し、
その後、この酸化膜を除去することによシ、基板フィー
ルド領域部分に凹部な形成するもので、したがって、前
記酸化膜の厚さによ〕凹部の深さが決定される。前記酸
化膜の厚さは、シリコン基板をエツチングする場合に比
較して再現性がよい。したがって、この発明によれば、
基板フィールド領域部分の凹部の深さの再現性を、シリ
コン基板をエツチングして凹部を形成する従来の方法に
比較して高めることができる。
また、シリコンのエツチング工程がないので、専用のエ
ツチングラインを設ける必要がなく、したがって製造ラ
インを増設する必要もなくなる。
ツチングラインを設ける必要がなく、したがって製造ラ
インを増設する必要もなくなる。
また、この発明の方法によれば、基板のフィールド領域
部分に凹部な形成することによ夕、フイ−ルド酸化膜を
基板中に深く形成することができるようになるので、ア
イソレーション効果が向上し、さらに基板表面を平坦に
することができる。
部分に凹部な形成することによ夕、フイ−ルド酸化膜を
基板中に深く形成することができるようになるので、ア
イソレーション効果が向上し、さらに基板表面を平坦に
することができる。
また、チャンネルストップ領域を形成する場合、そのチ
ャンネルストップ領域をアクティブ領域表面よルも深い
位置に形成でき、その結果としてチャンネルストップ領
域からアクティブ領域表面へのイオンのしみ込みを抑え
られるため、短チャンネル効果を低減でき、従来よ）β
の向上を期待できる。
ャンネルストップ領域をアクティブ領域表面よルも深い
位置に形成でき、その結果としてチャンネルストップ領
域からアクティブ領域表面へのイオンのしみ込みを抑え
られるため、短チャンネル効果を低減でき、従来よ）β
の向上を期待できる。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す断面図、第２図は従来の半導体装置をアイソレーシ
ョン構造について示す断面図、第３図は第２図の装置を
製造する方法を示す断面図、第４図は改良された従来の
製造方法を示す断面図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・−・窒化膜、１４・・・酸化膜、１５・・・凹部
、１７・・・フィールド駿化膜。 第１図
示す断面図、第２図は従来の半導体装置をアイソレーシ
ョン構造について示す断面図、第３図は第２図の装置を
製造する方法を示す断面図、第４図は改良された従来の
製造方法を示す断面図である。 １１・・・シリコン基板、１２・・・シリコン酸化膜、
１３・−・窒化膜、１４・・・酸化膜、１５・・・凹部
、１７・・・フィールド駿化膜。 第１図
Claims (1)
- シリコン基板の表面に熱酸化マスク層を形成し、アク
テイブとなる領域以外のマスク層を選択的に除去した後
、熱酸化によりフィールドとなる領域の基板表面部に厚
い酸化膜を形成する工程と、その後、前記酸化膜を除去
し、基板フィールド領域部分に凹部を形成する工程と、
その後、前記マスク層をマスクとして再度熱酸化を行う
ことにより、凹状の基板フィールド領域部分にフィール
ド酸化膜を形成する工程とを具備してなる半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2845485A JPS61188944A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2845485A JPS61188944A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188944A true JPS61188944A (ja) | 1986-08-22 |
Family
ID=12249111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2845485A Pending JPS61188944A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516443A (ja) * | 2004-10-06 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法 |
-
1985
- 1985-02-18 JP JP2845485A patent/JPS61188944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516443A (ja) * | 2004-10-06 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | 様々な絶縁領域及び／又は局所的な垂直導電領域を有する混合積層構造物を製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS6123657B2 (ja) | ||
| JP2002110782A (ja) | 半導体装置およびその製造方法 | |
| JPS61188944A (ja) | 半導体装置の製造方法 | |
| JPS59193044A (ja) | 半導体基板の製造方法 | |
| JPH02271620A (ja) | 半導体装置の製造方法 | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| JPH0831469B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JPH01152762A (ja) | 半導体装置の製造方法 | |
| JPH02135756A (ja) | トレンチアイソレーションを有する半導体装置の製造方法 | |
| JPS6381943A (ja) | 半導体装置およびその製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 | |
| JPS6210027B2 (ja) | ||
| JPS58207676A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPS61102063A (ja) | 半導体装置の製造方法 |